某型号载荷图像JPEG2000解压缩系统设计与实现
发布时间:2021-10-21 18:08
空间对地观测是我国航空航天工业领域的重点研究方向,且遥感遥测图像在各领域都存在极高的利用价值。由于传输带宽的限制,且随着观测要求的提高,遥感图像精度和数据量成倍增加,使地面设备在接收、解压缩以及存储等多个环节的压力倍增,此外设备还存在功耗、体积和接口等诸多问题。因此采用专用硬件电路实现地面设备的快速解压缩,以满足后级设备处理要求。系统设计以JPEG2000为压缩标准,应对某型号载荷图像,针对功耗、体积、以及解压缩速率等问题,进行地面前级处理。首先,针对地面设备的特点,系统的主要功能包括与外部进行高速数据交互和内部的多通道JPEG2000的快速解压。针对用户提出的体积、功耗和解压缩速率等指标的需求,设计了系统的硬件电路。硬件电路以FPGA和ADV212编解码芯片为主要架构,采用双单板设计形式。该硬件电路具体实现了PCI Express总线接口电路、DDR3接口电路、ADV212接口电路以及FPGA外围基础电路。其次,为实现某型号载荷图像JPEG2000解压缩系统电路功能的控制以及参数配置,设计了以FPGA为核心的内部逻辑。根据硬件电路,具体分析了各个逻辑模块的功能,并设计了FPGA内部P...
【文章来源】:燕山大学河北省
【文章页数】:88 页
【学位级别】:硕士
【部分图文】:
系统单板FPGABank216引脚连接图
图 2-4 系统底板金手指电路图.4 DDR3 SDRAM 接口硬件设计.4.1 DDR3 SDRAMDDR3 SDRAM(Double Data Rate3 Synchronous Dynamic Random Access Memo属于 SDRAM,是常用的同步动态随机存储器,简称 DDR3[33]。该 SDRAM 能够个时钟周期下,进行两次数据传输,因此它能够提供大数据量的快速缓存。它DR2 的升级,相比于 DDR2 具有突发长度长、工作频率更高、延时小和功耗低等。目前 DDR3 广泛应用于计算机系统和硬件设计中,目的是提供大数据的交互满足系统的开发。本系统采用MT41J256M16HA-125存储颗粒,该内存颗粒含有8个存储块(Ban个存储块含有 15 位行地址(Row Address)(共计 32KB 数据量)和 10 个列地olumn Address)(共计 1KB 数据量)。
板载存储器系统含有两种常见的存储器。其中,RAM 存储分析压缩头的缓存数据和编解码后的缓存码流。而 ROM 里存储一些用户编程的设置,例如压缩率、小波变换系数、图像精度和可编程位。2.5.2 硬件电路设计考虑到数据速率的最大化,系统设计采用 ANALOGDEVICES 公司的推荐设计。设计方法为 FPGA 进行图像数据口的数据传输,以及采用 32 位处理器进行固件烧写、数据配置和中断调控。此设计方法极大的避免了 FPGA 在控制以及中断等面向CPU 的设计操作的劣势,发挥其在硬件接口的数据交互能力,并提高图像输入输出的效率。项目需求系统板载的面积为320×120mm,为了控制系统单板的尺寸,采用FPGA内部的嵌入式 32 位处理器设置 ADV212。此处理器为 FPGA 的软核,只消耗 FPGA部分资源即可实现嵌入式处理器的功能。所以 ADV212 的数据、配置以及中断管脚都连接到 FPGA 管脚上,如图 2-6 为 ADV212 部分重要管脚电路图。
本文编号:3449475
【文章来源】:燕山大学河北省
【文章页数】:88 页
【学位级别】:硕士
【部分图文】:
系统单板FPGABank216引脚连接图
图 2-4 系统底板金手指电路图.4 DDR3 SDRAM 接口硬件设计.4.1 DDR3 SDRAMDDR3 SDRAM(Double Data Rate3 Synchronous Dynamic Random Access Memo属于 SDRAM,是常用的同步动态随机存储器,简称 DDR3[33]。该 SDRAM 能够个时钟周期下,进行两次数据传输,因此它能够提供大数据量的快速缓存。它DR2 的升级,相比于 DDR2 具有突发长度长、工作频率更高、延时小和功耗低等。目前 DDR3 广泛应用于计算机系统和硬件设计中,目的是提供大数据的交互满足系统的开发。本系统采用MT41J256M16HA-125存储颗粒,该内存颗粒含有8个存储块(Ban个存储块含有 15 位行地址(Row Address)(共计 32KB 数据量)和 10 个列地olumn Address)(共计 1KB 数据量)。
板载存储器系统含有两种常见的存储器。其中,RAM 存储分析压缩头的缓存数据和编解码后的缓存码流。而 ROM 里存储一些用户编程的设置,例如压缩率、小波变换系数、图像精度和可编程位。2.5.2 硬件电路设计考虑到数据速率的最大化,系统设计采用 ANALOGDEVICES 公司的推荐设计。设计方法为 FPGA 进行图像数据口的数据传输,以及采用 32 位处理器进行固件烧写、数据配置和中断调控。此设计方法极大的避免了 FPGA 在控制以及中断等面向CPU 的设计操作的劣势,发挥其在硬件接口的数据交互能力,并提高图像输入输出的效率。项目需求系统板载的面积为320×120mm,为了控制系统单板的尺寸,采用FPGA内部的嵌入式 32 位处理器设置 ADV212。此处理器为 FPGA 的软核,只消耗 FPGA部分资源即可实现嵌入式处理器的功能。所以 ADV212 的数据、配置以及中断管脚都连接到 FPGA 管脚上,如图 2-6 为 ADV212 部分重要管脚电路图。
本文编号:3449475
本文链接:https://www.wllwen.com/guanlilunwen/gongchengguanli/3449475.html