10G HIMAC协处理器关键技术研究

发布时间：2022-01-03 21:00

　　随着计算机技术的普及和网络用户规模的扩大,传统网络所固有的缺陷越来越明显,人们需要一种新的网络体系来改善传统网络的性能,从而能够更方便、快速的获取各路信息。在这种情况下,“三网融合”应运而生。它将传统的电信网络、广播电视网络以及互联网进行整合改造,利用同轴电缆和现有的光纤骨干网组成新的传输网络,实现了资源共享,开放互联的目标。目前,“三网融合”已成为提升我国当前网络现状的重要解决方案。本文结合实验室承接的项目“10G高性能同轴电缆接入网（HINOC）MAC协处理器设计（HIMAC）”,对10G HIMAC协处理器中的重要模块展开研究。首先,分析了HINOC的研究背景以及发展现状。其次,介绍了10G HINOC网络的整体结构和10G HIMAC协处理器的设计需求,并结合目前的研究进展,给出了10G HIMAC协处理器的整体设计,阐述了数据的处理流程及相关知识介绍。第三,重点研究了10G HIMAC协处理器内的10G MAC核模块,查找表模块,以及基于RocketIO模块的FPGA高速串行接口——10G以太网接口,并使用Verilog HDL语言完成各个模块的实现。最后,利用Modelsi... 

【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校

【文章页数】：98 页

【学位级别】：硕士

【部分图文】：

发送帧缓存模块仿真图

为 01000100，能够计算出填充后帧长为 60Bytes，因此填充功能工作正常。（b） 发送状态机仿真图3.25 发送状态机仿真图在图 3.25 中，curr_state_enc 为发送状态机，具体的对应关系为：0、1、2、3、4、5、6 分别对应 IDLE、TX_PRE、TX_DATA、TX_EOP、TX_TER、TX_FAIL、TX_IFG，当检测到 frame_available 信号拉高后，发送状态机 curr_state_enc 从 IDLE 状态跳转到TX_PRE 状态，然后开始接收 tx_data_o[63:0]和对应的状态信号 tx_status_o[7:0]。同时通过 next_xgxs_txd[63:0]依次输出开始字符、前导码和 SFD 以及对应的控制信号next_xgxs_txc[7:0]。当在状态信号 tx_status_o[7:0]中检测到帧结束标识后跳转到TX_EOP 状态，然后在 TX_EOP 状态中输出以太网帧的最后一部分。同时进行维持

态跳转到 IDLE 状态，然后开始下一数据帧的发送。（c） 维持 DIC 仿真图图3.26 维持 DIC 计算仿真图从图 3.26 中可知，当前以太网帧发送结束后，最后一拍的有效字节数是 5，也就是说在通道 4 结束，因此 fake_ifg_cnt[2:0]的值加 1 变为 100，此时 fake_ifg_cnt[2:0]已经累加了 4，所以在当前以太网帧发送结束后，不但要发送完 12Bytes IFG（包含假 IFG），还要再发送 4Bytes IFG 用于补充前面假 IFG 占用的帧间隔。通过计算可知完成 12Bytes IFG（包含假 IFG）的发送后，到达了通道 7 的位置


本文编号：3566971