基于FPGA的期货行情数据处理系统设计
发布时间：2021-04-13 15:14
对期货交易中的行情数据实现还原处理和计算加速是缩短行情获取时间、降低行情处理延迟的重要解决方式之一。在对行情消息的加速处理方面,通常采用多核CPU、多核GPU实现行情的解析还原计算功能,但是由于传统软件均是基于X86的体系结构,指令与数据是串行执行,对于行情信息这种大规模密集型数据处理无法取得更进一步的提高。FPGA以并行计算为主要优势,具有可重复编程的特点和流水线的结构特性,在FPGA中实现行情处理算法,构造并行处理流水线可以提高系统的处理速度和处理效率,满足实时分析、响应、处理的设计宗旨。因此,本文以FPGA为处理核心,完成期货行情数据的低延迟加速处理功能设计,提高行情数据处理的实时性。本文设计的基于FPGA的期货行情处理系统的主要功能是首先通过TCP与行情服务器建立连接,在FPGA里完成行情数据流的接收、存储和还原计算处理,然后依据逐条行情消息还原计算得到对应合约的最新行情,最后将计算更新出的行情通过UDP方式组播发布到客户端。为实现本系统的功能,本文分别设计了行情处理系统接收与存储模块、还原计算处理模块和行情发布模块。接收与存储模块主要是对行情数据进行TCP卸载、消息格式转换与...
【文章来源】：郑州大学河南省 211工程院校
【文章页数】：77 页
【学位级别】：硕士
【部分图文】：
BittWareTeraBox1432D内部细节
图 1.2 极速柜台交易系统架构文主要研究内容根据郑州商品交易所在期货交易中对行情数据快速处理的实际需求行情数据的处理规则和方法，研究并设计了一种基于 FPGA 的期货理系统，该系统实现对期货行情数据的接收、存储、还原计算和行情。的设计指标如下：系统吞吐量：每秒可完成 60 万笔消息的行情还原计算。系统合约容量：满足 6K 个合约的容量要求。系统延迟：平均每条消息的处理延迟为 1.5us 左右，相比于软件系统低 50%。主要分为期货行情处理系统接收与存储模块、还原计算处理模块和块三大部分，包含 TCP 协议卸载模块、消息格式转换模块、消息解
本章依据需要分为 FPGA 期货行情数据处理系统接收模块与存储模块。接收模块完成对行情数据的接收和预处理功能，存储模块通过设计并实现DDR3六通道读写防冲突算法完成行情数据的存储功能，各个模块功能独立又相互协同配合，模块的设计结果通过 Modelsim 仿真验证其正确性。3.1 FPGA 期货行情数据处理系统接收模块设计3.1.1 TCP 协议卸载模块设计TCP 协议卸载模块主要采用 XOEIP 核来实现，本系统中的 XOE 包含 TCP卸载引擎 TOE(TCP Offload Engine)和 UDP 卸载引擎 UOE(UDP Offload Engine)，该 XOE 中的 TOE 模块可以完成 TCP 的卸载功能。该 IP 核的集成结构如图 3.1所示，其外围接口分为两部分，一部分通过 XGMII 接口连接外部 PHY，对接物理层。另一部分通过 AXI 总线提供给用户，用户依据此接口完成上层逻辑的功能实现[32]。
【参考文献】：
期刊论文
[1]基于FPGA片内存储器读写控制与仿真[J]. 王晓鹏. 农村经济与科技. 2018(14)
[2]Virtex-7 FPGA DDR3电路的设计与仿真研究[J]. 孔维刚,陈长胜,张旭. 航空计算技术. 2018(04)
[3]基于FPGA的DDR3 SDRAM控制器设计与实现方法[J]. 丁培培,郑列,李宏. 信息记录材料. 2018(05)
[4]可编辑门阵列FPGA在智慧云中的应用案例分析[J]. 唐杉. 集成电路应用. 2018(01)
[5]基于FPGA的目标边缘提取硬件加速系统的设计[J]. 张庭亮,甄倩倩,胡明明. 山西大同大学学报(自然科学版). 2017(05)
[6]一种基于Zynq的ROS软硬件协同计算架构设计与实现[J]. 赵可可,柴志雷,吴东. 微电子学与计算机. 2017(09)
[7]FPGA外挂DDR的存储管理设计[J]. 卞金来,林成浴,蔡慧敏. 电子世界. 2017(15)
[8]一种可重构计算系统的微架构设计与实现[J]. 柴镇,柴志雷,吴东. 微电子学与计算机. 2017(08)
[9]用FPGA加速海啸模拟[J]. Kentaro Sano. 今日电子. 2017(06)
[10]SoC FPGA的视觉算法加速系统设计[J]. 吴良晶,曹云峰,丁萌,庄丽葵. 单片机与嵌入式系统应用. 2016(11)
硕士论文
[1]基于FPGA的日盲紫外光视频传输系统的设计、仿真及实验研究[D]. 杨宇.南京邮电大学 2018
[2]基于FPGA的存储控制器设计[D]. 付振凯.西安电子科技大学 2018
[3]基于FPGA的超大规模图像处理系统数据接口设计[D]. 齐新涛.西安电子科技大学 2018
[4]基于神经网络和遗传算法的金融数据分析方法研究[D]. 黄霞.广东财经大学 2017
本文编号：3135534
【文章来源】：郑州大学河南省 211工程院校
【文章页数】：77 页
【学位级别】：硕士
【部分图文】：
BittWareTeraBox1432D内部细节
图 1.2 极速柜台交易系统架构文主要研究内容根据郑州商品交易所在期货交易中对行情数据快速处理的实际需求行情数据的处理规则和方法，研究并设计了一种基于 FPGA 的期货理系统，该系统实现对期货行情数据的接收、存储、还原计算和行情。的设计指标如下：系统吞吐量：每秒可完成 60 万笔消息的行情还原计算。系统合约容量：满足 6K 个合约的容量要求。系统延迟：平均每条消息的处理延迟为 1.5us 左右，相比于软件系统低 50%。主要分为期货行情处理系统接收与存储模块、还原计算处理模块和块三大部分，包含 TCP 协议卸载模块、消息格式转换模块、消息解
本章依据需要分为 FPGA 期货行情数据处理系统接收模块与存储模块。接收模块完成对行情数据的接收和预处理功能，存储模块通过设计并实现DDR3六通道读写防冲突算法完成行情数据的存储功能，各个模块功能独立又相互协同配合，模块的设计结果通过 Modelsim 仿真验证其正确性。3.1 FPGA 期货行情数据处理系统接收模块设计3.1.1 TCP 协议卸载模块设计TCP 协议卸载模块主要采用 XOEIP 核来实现，本系统中的 XOE 包含 TCP卸载引擎 TOE(TCP Offload Engine)和 UDP 卸载引擎 UOE(UDP Offload Engine)，该 XOE 中的 TOE 模块可以完成 TCP 的卸载功能。该 IP 核的集成结构如图 3.1所示，其外围接口分为两部分，一部分通过 XGMII 接口连接外部 PHY，对接物理层。另一部分通过 AXI 总线提供给用户，用户依据此接口完成上层逻辑的功能实现[32]。
【参考文献】：
期刊论文
[1]基于FPGA片内存储器读写控制与仿真[J]. 王晓鹏. 农村经济与科技. 2018(14)
[2]Virtex-7 FPGA DDR3电路的设计与仿真研究[J]. 孔维刚,陈长胜,张旭. 航空计算技术. 2018(04)
[3]基于FPGA的DDR3 SDRAM控制器设计与实现方法[J]. 丁培培,郑列,李宏. 信息记录材料. 2018(05)
[4]可编辑门阵列FPGA在智慧云中的应用案例分析[J]. 唐杉. 集成电路应用. 2018(01)
[5]基于FPGA的目标边缘提取硬件加速系统的设计[J]. 张庭亮,甄倩倩,胡明明. 山西大同大学学报(自然科学版). 2017(05)
[6]一种基于Zynq的ROS软硬件协同计算架构设计与实现[J]. 赵可可,柴志雷,吴东. 微电子学与计算机. 2017(09)
[7]FPGA外挂DDR的存储管理设计[J]. 卞金来,林成浴,蔡慧敏. 电子世界. 2017(15)
[8]一种可重构计算系统的微架构设计与实现[J]. 柴镇,柴志雷,吴东. 微电子学与计算机. 2017(08)
[9]用FPGA加速海啸模拟[J]. Kentaro Sano. 今日电子. 2017(06)
[10]SoC FPGA的视觉算法加速系统设计[J]. 吴良晶,曹云峰,丁萌,庄丽葵. 单片机与嵌入式系统应用. 2016(11)
硕士论文
[1]基于FPGA的日盲紫外光视频传输系统的设计、仿真及实验研究[D]. 杨宇.南京邮电大学 2018
[2]基于FPGA的存储控制器设计[D]. 付振凯.西安电子科技大学 2018
[3]基于FPGA的超大规模图像处理系统数据接口设计[D]. 齐新涛.西安电子科技大学 2018
[4]基于神经网络和遗传算法的金融数据分析方法研究[D]. 黄霞.广东财经大学 2017
本文编号：3135534
本文链接：https://www.wllwen.com/jingjilunwen/guojimaoyilunwen/3135534.html
