负偏压温度不稳定性超深亚微米SoC嵌入式可靠性失效预报技术研究
【摘要】 半导体技术的飞速发展已经将集成电路技术带到了超深亚微米时代，这使得集成电路性能更好、集成度更高。集成电路从其诞生以来就朝着高性能和高可靠性两个方向不断发展。器件尺寸缩小、电路性能提升的同时，一些传统的可靠性失效机理，如栅氧经时击穿、热载流子注入、电迁移等对电路与器件的影响不但没有减轻，而且一些以前可以忽略的失效机理如，负偏压温度不稳定性，也变得越来越不能忽视了。因此，在一些可靠性要求较高的应用领域，可靠性失效严重威胁着SoC（System on Chip）乃至系统的安全，甚至一块电路的失效都可能会带来重大的损失甚至是灾难性的后果。本研究提出了一种新的SoC可靠性测试与寿命预报技术。针对栅氧经时击穿、热载流子注入、负偏压不稳定性、电迁移失效机理，设计若干种专用于可靠性测试的电路单元，其可作为IP（Intellectual Property）嵌入到主电路之中，具体内容概括如下：（1）首先从可靠性基础理论出发，基于超深亚微米时代可靠性测试遇到的困难，创新性地提出了可靠性预报单元的设计理念；并针对单个失效机理设计单一失效机理的预报实现方案。（2）基于栅介质经时击穿的失效机理、失效模型以及寿命的威布尔分布，提出了栅介质失效监测电路，求出电路设计所需参数的表达式。针对设计的栅氧击穿监测单元电路，基于台积电的0.18μm CMOS工艺设计了监测电路版图，并进行了投片。对获得的监测电路以及用于栅氧经时击穿加速实验的测试电容进行了大量的实验，获得设计所需的参数，对电路以及电路设计方法进行了验证。（3）基于热载流子注入发生的机理，提出了热载流子失效监测电路的设计方案。针对热载流子注入对器件及电路的影响，设计了热载流子注入失效监测电路。基于台积电的0.18μmCMOS工艺设计了热载流子注入失效监测单元电路版图，并进行了投片。对获得的监测电路以及用于加速寿命实验的环形振荡器进行了热载流子加速寿命实验，验证了环形振荡器振荡频率随时间的变化关系，对电路以及电路设计方法进行了验证。（4）基于负偏压温度不稳定性发生的机理，提出了负偏压温度不稳定性失效监测电路的设计方案。针对负偏压温度不稳定性对器件及电路的影响，设计了负偏压温度不稳定性失效监测电路。基于台积电的0.18μm CMOS工艺设计了负偏压温度不稳定性失效监测单元电路版图，并进行了投片。对获得的监测电路以及用于加速寿命实验的金属-氧化物-半导体场效应晶体管（MOSFET：Metal-Oxide-Semiconductor Field Effect Transistors）进行负偏压温度实验，验证了负偏压温度应力时间也符合小数幂指数函数关系，对电路以及电路设计方法进行了验证。（5）基于电迁移发生的机理，提出了电迁移失效监测电路的设计方案。针对电迁移对器件及电路的影响，设计了电迁移失效监测电路。基于台积电的0.18μmCMOS工艺设计电迁移失效监测单元电路版图，并进行投片。对获得的监测电路以及测试金属连线组进行电迁移加速寿命实验，获得相关参数，对电路以及电路设计方法进行了验证。（6）针对可靠性失效监测系统在应用中可能会占用过多输入/输出（I/O：Input/Output）口的问题，设计了联合测试组总线接口电路并进行了仿真。总之，本论文所提出的SoC可靠性测试与寿命预报技术克服了传统可靠性概率统计法分析不能实时反映电路的可靠性状态以及电路可靠性仿真耗时长精度差的缺点。本论文提出的可靠性失效测试系统可嵌入到待测电路中，能实时地反映待测电路的退化状态，具有很好应用价值。
第一章 绪 论
1.1 SoC 发展的可靠性需求
现代电子信息技术的迅猛发展极大地改变了人们的生活方式，其影响深入到了日常生活的各个领域，购物、出行、通讯、教育等都受到了深刻的影响——越来越多的网购与团购；更加舒适易驾的汽车；更多功能且更加轻、薄的无线通信器材；更加便捷的网络教育 。这些无疑使人们的生活发生了翻天覆地的变化，而这些变化产生的推动者就是现代电子信息技术这顶王冠上那颗璀璨夺目的明珠——微电子技术。1958 年 Jack Kilby 发明了第一块集成电路，这无疑是晶体管发明带来的 固态革命 之后的另一次 革命 ，从此电子电路踏上了微型化与集成化的快车道。据国际数据公司统计2011年全球半导体市场规模已经达到了约3000亿美元。
经过近几十年的发展，半导体加工工艺从微米时代已经发展到了 28nm/22nm的超深亚微米时代，这使得集成电路的性能与集成度更高。集成电路从其诞生以来就朝着高性能和高可靠性两个方向不断发展。一方面，芯片的集成度提高、功能更加复杂，片上系统 SoC（System on Chip）成为发展的主流；另一方面因可靠性失效带来的 SoC 性能不稳定问题成为其发展的阻碍。在像航空航天这样对可靠性要求较高的领域，可靠性问题甚至成了主导性因素。
由于系统可靠性要求较高领域的持续关注，集成电路可靠性成为研究者眼中的 焦点 。然而，半导体技术的进步，却给电路的可靠性带来了持续的困扰。器件栅介质减薄、结深减小、沟道缩短等等使器件得二维效应不断增强[1],[.2]，这些都使 SoC 的可靠性问题变得更加复杂。高可靠性应用领域，如探月工程中的 嫦娥 、 玉兔 ，它们的电子器件就经历着大电场、高低温、大辐照计量等极端条件的影响，这些都是设计者必须面临的强大挑战。
....................................
1.2 SoC 可靠性测试与寿命预报技术
鉴于上述问题，本论文提出了一种新的 SoC 可靠性测试与寿命预报技术。针对栅氧经时击穿、热载流子注入、负偏压不稳定性、电迁移等失效机理，设计若干种专用于可靠性测试的电路单元，其制作工艺与设计规则与主电路完全相同，并可作为 IP 嵌入到主电路之中。这种可靠性测试单元具有以下三种作用：
1.可靠性评价。利用本论文的可靠性测试电路系统可以对器件的寿命或可靠性做出定量评价。可靠性测试单元的周边环境与主电路几乎完全相同，所以由此得到的可靠性指标能够最大限度地反映 SoC 的实际状况。
2.寿命预报。在 SoC 临近失效时，可靠性测试单元将先行失效，并将失效信息传送给芯片外部的检测电路，这样可以使系统用户在 SoC 失效前就采取措施予以更换（可维修系统，如地面装备）或用冗余单元代替（不可维修系统，如空间装备）。对于那些电路一旦失效就会造成巨大损失的系统（如导弹系统、卫星系统），笔耕文化传播，采用此技术后有可能避免出现重大损失。如图 1.1 所示，测试单元失效点即为寿命预报点。
................................
第二章 SoC 可靠性测试与失效预报的方案设计
2.1 引言
半导体加工工艺的缩小使得 SoC 可靠性问题变得日益严重，为了应对新出现的问题所采用的新材料，如铜/低 k 介质、高 k 栅介质和金属栅电极等，使得MOSFET 器件中的可靠性问题越来越复杂[1]。按照国家标准的定义，集成电路和微电子器件的可靠性是指产品在规定的条件下和规定的时间内，完成功能的能力[8]工作时间是衡量电子器件重要指标，一般采用电子器件的平均失效时间（MTF:Mean Time to Failure）来代表电路和器件的寿命[9~11]。由于 SoC 变得更加复杂，且面临的可靠性问题也日益严重，因此当高可靠性需求领域对 SoC 提出了可靠性评价与测试需求时，设计者与生产者突然面临着无可着手的感觉。因为目前的可靠性评价与测试手段，大都是 事前 或 事后 来进行，这些 事前 或 事后 的测试手段无法实时地将电路的实际情况反映出来。本论文对热载流子注入（HCI）、电迁移（EM）、栅氧经时击穿（TDDB）、负偏压不稳定性（NBTI）引起的失效提出一种全新的可靠性测试与评价新技术，该可靠性测试电路可嵌入到待测电路，对待测电路的可靠性状态进行监测。在器件即将失效时，该测试电路将发出告警信号与指示信息，提示用户电路即将失效并指明引发失效的失效机理。
..........................................
2.2 可靠性失效预报单元的预报原理
一般地，元器件失效率和时间的关系可用图 2.1 中的理想化浴盆曲线[12~15]来描述。定义图 2.1 中失效率为:
基于以上失效统计学结果，元器件失效率和时间的关系符合浴盆曲线。如图2.1 所示，器件随时间的失效情况（浴盆曲线）分为三个区域：
第一阶段为早期失效期；此时失效率较高，经过一段时间的应力后失效率迅速下降，早期失效器件可通过老化筛选将失效器件筛选掉；
第二阶段为偶然失效期；偶然失效期的失效率低且基本恒定不变，是器件寿命期；
第三阶段是耗损失效期；此时失效率显著增加，器件大多相继失效。这一阶段器件的失效是由全局性因素造成的，此时器件或电路损伤已经严重，即将失效。
........................................
第三章 栅氧经时击穿预报单元的设计与测试 ..................26-52
3.1 引言 ...............................26
3.2 栅介质 TDDB 击穿机理 .......................26-36
3.2.1 Si-SiO_2 系统中的主要缺陷 ....................26-29
3.2.2 栅氧击穿的相关参数 ...................29-30
3.2.3 氧化层的失效机理与失效模型 .....................30-33
3.2.4 影响栅介质 TDDB 的因素..................... 33-36
3.3 栅介质击穿评价方法............................. 36-38
3.3.1 栅介质 TDDB 可靠性的评价方法......................... 36-37
3.3.2 栅介质 TDDB 寿命的统计分布...................... 37-38
3.4 栅氧经时击穿监测电路设计 ......................38-40
3.4.1 监测电路原理................................. 38-39
3.4.2 监测电路工作状态......................... 39-40
3.5 栅介质击穿监测单元参数设计................. 40-46
3.5.1 监测电路参数设计................ 41-44
3.5.2 栅氧击穿监测单元电路设计理论与失效模型的结合........... 44-46
3.6 栅氧击穿监测单元电路芯片与实验验证 ....................46-51
3.6.1 TDDB 测试装置 .............................47
3.6.2 TDDB 测试方案 .....................47-48
3.6.3 TDDB 实验......................... 48-49
3.6.4 TDDB 实验数据处理与结果分析 ................49-51
3.7 本章小结 ......................51-52
第四章 热载流子注入失效预报单元的设计与测试.................. 52-72
4.1 引言............................... 52
4.2 热载流子效应失效机理 .......................52-55
4.2.1 栅介质中的电荷 ...................52-53
4.2.2 热载流子的形成................ 53-54
4.2.3 热载流子效应对器件影响 ...................54-55
4.3 热载流子失效监测原理...................... 55-58
4.3.1 热载流子注入效应对反相器的影响 .................55-57
4.3.2 热载流子失效监测方法......................... 57-58
4.4 非退化环形振荡器设计与验证............ 58-62
4.4.1 反相器抗热载流子效应措施.............. 59
4.4.2 监测电路抗热载流子退化设计的仿真验证 .................59-62
4.5 热载流子注入监测单元电路设计与仿真验证 ...................62-67
4.5.1 热载流子注入监测单元电路设计 ...................62-63
4.5.2 热载流子注入监测单元电路子电路设计与仿真验证 ..........63-67
4.6 热载流子注入失效监测电路的电路芯片与实验验证 ..........67-70
4.6.1 热载流子注入失效测试方案................. 68-69
4.6.2 热载流子注入失效实验 .................69-70
4.7 本章小结........................... 70-72
第五章 负偏压温度不稳定性预报单元的设计与测试.................. 72-86
第七章 可靠性综合测试单元接口设计
SoC 可靠性测试与失效预报电路包括了 TDDB、HCI、NBTI、EM 失效监测电路。针对各种失效模式的监测电路要进行应用就必须嵌入到待测电路中。虽然它们的功耗很小，所占面积也小，但是每种失效模式的监测电路都会占有一定数量的 I/O 口。如果某个待测电路要对两种以上的失效模式进行监测，这些监测电路所占的 I/O 口总数就会成为待测电路的负担。这对功能越来越多的 SoC 或 VLSI来说都是不可接受的。采用 JTAG 总线是解决此问题的途径之一。本章将简单介绍 JTAG 的结构与功能，并对 JTAG 电路进行仿真。
7.1 JTAG 的结构与功能
7.1.1 JTAG 的构成
集成电路的发展使得芯片的尺寸不断减小、集成度不断提高。同一芯片内经常包括不同的功能模块。电路功能的复杂化导致电路系统的测试也急剧复杂。许多复杂的芯片可供测试的物理节点不断减少、也不断减小，这使得探针仪、半导体参数仪、针床等传统测试设备和方法都无法有效地对电路进行测试。因此人们开始研究新的测试方法，其中边界扫描（Boundary Scan）测试技术就是其中非常有效的一种。上世纪 90 年代，边界扫描技术成为 IEEE 规范。由于受到众多设计者与制造厂商的认可，这项规范又被称为 JTAG（联合测试行动组）规范[101,102]。电子行业一般习惯性的用 JTAG 表示 IEEE1149.1 技术。
.................................
总结
半导体技术与电路技术的发展，极大地满足了人们不断增长的需求，使现代生活更加方便、舒适、更加多姿多彩。这些功能更加强大、更加简单便携的产品在技术不断进步的同时却面临着各种可靠性问题的考验。这些日益严重的可靠性问题不断考验着消费者的耐心，甚至直接威胁到使用者的人身安全。在像航空、航天这样的高可靠性需求领域，这些可靠性问题可能会带来更加惨痛的损失。
SoC 面临的可靠性问题日益复杂，但是却没有合适的方法能对各种失效机理带来的电路或系统失效进行 事前预告 。传统的可靠性测试方法在这里变得无能为力。
面临这样迫切的可靠性需求，本论文针对超深亚微米阶段，SoC 以及 VLSI以上规模集成电路的可靠性困局，提出了一种可嵌入的可靠性测试与寿命预报方案。具体工作如下：
（1）设计了针对栅氧经时击穿失效的监测单元电路；根据栅介质失效的特点，求出了电路设计所需参数的表达式；对设计得到的栅氧经时击穿监测单元电路进行仿真；并基于 TSMC 的 0.18μm CMOS 工艺设计了监测电路版图，并进行了MPW 投片；对获得的监测电路以及测试电容进行了大量的实验，获得了各种温度以及电场条件下的加速寿命，通过计算获得了设计所需的激活能 Ea、威布尔形状参数β 、以及电场加速参数γ 等；最后通过实验验证了监测电路设计正确性以及有效性。
（2）设计了热载流子失效预报单元电路并进行了仿真验证；基于 TSMC 的0.18μm CMOS 工艺与预报电路的仿真结果设计了电路版图并进行了 MPW 投片；对投片所得的监测单元电路芯片以及测试用环振进行了大量实验，验证了环振频率随时间的线性变化以及电路与版图设计的正确性以及监测电路的有效性。
.................................
参考文献：
[1] 辛维平,庄奕琪,李晓明. An embeddable SOC real-time prediction technology for TDDB[J]. Journal of Semiconductors. 2012(11)
[2] 韩雁,张斌,丁扣宝,张世峰,韩成功,胡佳贤,朱大中. Hot-carrier-induced on-resistance degradation of step gate oxide NLDMOS[J]. 半导体学报.2010(12)
[3] 金辉,华斯亮,张铁军,侯朝焕. 基于JTAG标准的处理器片上调试的分析和实现[J]. 微电子学与计算机. 2007(06)
[4] 宗兆翔,杜磊,庄奕琪,何亮,吴勇. 超大规模集成电路互连电迁移自由体积电阻模型[J]. 物理学报. 2005(12)
[5] 赵毅,万星拱,徐向明. 一种快速推算栅极氧化膜TDDB寿命的方法(英文)[J]. 半导体学报. 2005(12)
[6] 陈曦,庄奕琪,杜磊,胡净. 深亚微米CMOS集成电路抗热载流子效应设计[J]. 微电子学. 2003(06)
[7] 刘红侠,郝跃. 薄栅氧化层经时击穿的参数表征研究[J]. 物理学报. 2000(06)
[8] 罗宏伟,孙青. CMOS电路热载流子可靠性设计[J]. 电子产品可靠性与环境试验. 2000(01)
[9] 李志宏,顾页,武国英,王阳元. 改进的电迁移独立失效元模型[J]. 半导体学报. 1996(09)
本文编号：11097
本文链接：https://www.wllwen.com/jixiegongchenglunwen/11097.html
