应用于DDR存储器的高效三输出降压型DC/DC转换器的设计

发布时间：2021-08-17 06:02

　　结合当前大力发展存储器产业的时代背景,DDR存储器的数据传输速率不断提高,工作电压也变得越来越低。为了兼容诸如DDR1、DDR2和DDR3存储器的供电需求,并使其朝着小型化、集成化的目标发展,迫切需要为DDR存储器提供一个更加高效稳定的电源管理系统。在电源管理芯片当中,降压型DC/DC转换器具有功耗低、转换效率高、输入电压范围宽的优点,成为DDR供电芯片的理想选择。本文首先介绍了降压型DC/DC转换器的基本工作原理,对CCM、DCM和BCM三种工作模式进行小信号建模,详细分析了它们的稳态特性,并比较电路架构中不同控制方式和采样方式的原理和优缺点。其次提出了电流模自适应导通时间（CMAOT）控制策略,这种控制方式在传统恒定导通时间（COT）控制模式中加入了电流控制环路,使系统具有快速的瞬态响应性能且无需额外的斜坡补偿电路。同时配合伪固定频率控制技术,自适应调节导通时间,理论上使得系统工作频率在稳态下为一个定值,提高了工作频率稳定性,降低了EMI的处理难度。最后,在系统中加入内置伪锁相环电路,根据实际工作频率偏离参考频率的程度调节系统导通时间,进一步改善系统工作频率特性,完成工作频率与参考... 

【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校

【文章页数】：104 页

【学位级别】：硕士

【部分图文】：

基准电压源仿真波形

4.5V~15V 的范围变化，输出电流与其呈现出良好的正比例关系。并且当输入电压为10V 时，仿真值为 4.18μA，说明电路的准确性很高。图5.6 输入电压比例电流仿真图

西安电子科技大学硕士学位论文60图5.8 跨导线性环输出电流仿真图5.2.3 伪锁相环电流调整电路伪锁相环电流调整电路的核心在于 V-I 电流调整模块电路，其详细电路架构如图5.9 所示。MOS 管 M1~M9构成了对称式 OTA，它不仅能提供较高的增益，同时还具有更高匹配性和 CMRR 特性。晶体管 M0、M9和 M10组成了电流镜，其中 M9镜像得到的电流作为对称式 OTA 的尾电流源为运放提供偏置，M10镜像得到的电流与输出相连。逻辑信号 LS 经过反相器 INV 与 M11~M13的栅极相连，控制它们的导通与关断。IonVDDM1M2M3M4M5M6M7M8M9M10M0VrefVpllIcgndM13M11M12INVLSIon图5.9

【参考文献】：
期刊论文
[1]TI推出完全集成的DDR存储器电源解决方案[J].   单片机与嵌入式系统应用. 2016(12)
[2]交错并联Buck变换器设计及仿真分析[J]. 李冬,张相军.  电气传动. 2013(S1)
[3]数字谷值电流控制开关DC-DC变换器[J]. 周国华,许建平,王威.  西南交通大学学报. 2009(06)
[4]开关型可调整电源研究[J]. 刘应满,王志强.  通信电源技术. 2008(05)
[5]沟槽栅低压功率MOSFET的发展（下）——减小器件优值FOM[J]. 张娜,吴晓鹏.  中国集成电路. 2008(06)
[6]针对DDR供电 飞思卡尔推出全线电源芯片产品[J].   电子产品世界. 2008(02)
[7]开关电源控制方法综述[J]. 王凤岩,许峻峰,许建平.  机车电传动. 2006(01)
[8]为DDR-SDRAM量身定制的高效电源管理芯片[J]. RENO ROSSETTI.  今日电子. 2005(02)
[9]立锜科技提供DDR存储器总线终端电源[J].   电子设计技术. 2002(08)
[10]DDR存储器供电方案[J].   半导体技术. 2002(05)

博士论文
[1]DC-DC变换器驱动优化设计与稳定性研究[D]. 杨令.西安电子科技大学 2015

硕士论文
[1]带前馈电容的第三类补偿反馈网络在开关电源中的作用[D]. 沈凯明.复旦大学 2011
[2]可外同步的大电流Buck型DC/DC变换器的设计研究[D]. 安磊.西安电子科技大学 2011
[3]DDR SDRAM物理层的SSTL接口电路设计[D]. 张海良.哈尔滨工业大学 2010
[4]基于BUCK型DC-DC转换器的高性能误差放大器设计[D]. 郭秀宏.西南交通大学 2009



本文编号：3347211