基于SoCs结构的测试访问机制的研究与实现

发布时间：2018-01-07 22:11

  本文关键词：基于SoCs结构的测试访问机制的研究与实现　出处：《哈尔滨理工大学》2015年硕士论文　论文类型：学位论文

  更多相关文章： SoCs测试结构 多级测试访问机制 测试策略 测试封装设计

【摘要】：集成电路制造技术工艺的极速发展促使嵌入式系统芯片的广泛应用，通过IP核复用技术将不同功能模块集成到一块芯片上被称为称为片上系统，即微系统芯片SoC。同时，电路集成规模和复杂程度的提高以及IP核种类的多样性，使得SoC芯片的可测性实现和测试策略的实施成为棘手的问题。近年来，为解决SoC测试面积消耗过大和测试时间过长的问题，提出了SoCs测试结构，即在SoC中嵌套SoC构成SoCs。在SoCs测试结构下，一方面，要设计有效的测试封装结构实现IP核的可测性，同时要尽量减少寄存器单元的数量，从而减小测试中的面积消耗进而缩短SoC整体测试时间；另一方面，对SoC和SoCs的测试访问机制TAM进行科学划分，对有限的TAM资源进行合理分配，通过资源复用等策略实行分组并行测试，已成为SoC的测试亟需解决的问题。因此，就要对SoCs测试结构的测试策略进行研究，为缓解今后日益复杂的超大规模集成电路昂贵的测试开销提供可借鉴的方法。 本文中，以ITC’02测试基准电路SoC d695为基础，建立SoCs系统芯片的层次化测试结构模型。借鉴毫微程序控制器思想，，以宏命令为先导，运用软硬件协同设计的思想对测试结构模型进行设计与优化，设计相应的多级测试访问机制。在该层次化测试结构下，以传统SoC测试中单级测试访问机制的实现方法为依托，根据扫描测试技术原理以及IEEE1500测试标准，综合考虑芯核测试外壳的功能实现、核内扫描链平衡优化以及测试总线划分等原则进行SoCs并行测试单元Wrapper设计、SoCs多级测试访问机制TAM设计，提出了SoCs组式带宽灵活分配TAM测试策略。在测试调度控制时，采用宏模块控制的思想加以实现。将SoCs层次化测试结构分而治之、并行测试，增加了测试的灵活性，从而提高测试效率，节约测试时间，对目前日益复杂化的层次型SoCs的可测试实现与优化研究具有很大的现实意义。
[Abstract]:Application of integrated circuit manufacturing technology to speed the development of the embedded system chip, through the IP reuse technology of different functional modules are integrated into a chip called called system on chip, micro chip SoC. system at the same time, the scale and complexity of integrated circuit and the improvement of the IP nuclear diversity makes can implement and test the implementation of the strategy has become the difficult problem of measuring SoC chip. In recent years, in order to solve the SoC test area of excessive consumption and long test time of the problem, put forward SoCs test structure, which is nested in SoC SoC SoCs. on the one hand, SoCs test structure, and to test the package structure design the realization of the testability of the IP core, and try to reduce the number of register unit, thereby reducing the test area consumption and shorten the overall test time of SoC; on the other hand, the SoC and SoCs test to visit TAM asked the mechanism of scientific classification, rational allocation of limited TAM resources, grouping parallel test through the implementation of resource reuse strategy has become urgent to solve the problem of the SoC test. Therefore, we should test strategy for SoCs test structure is studied, which may provide reference for alleviating the cost of testing large scale integrated circuit in the future increasingly complex and expensive.
In this paper, the ITC 02 benchmark circuits SoC d695 based hierarchical structure model test SoCs system chip. Using microprogram controller, with macro command as the guide, using the hardware and software co design ideas for the design and optimization of test model, design the appropriate multi-level test access mechanism in the. The hierarchical structure with a single level test, test access mechanism of traditional SoC test implementation method as the basis, according to the principle of scanning test and IEEE1500 test standard, considering the shell core test functions, SoCs parallel test unit Wrapper design of nuclear scan chain balance optimization and test bus division principle, multistage SoCs test access mechanism of TAM design, proposed the SoCs group type flexible bandwidth allocation TAM test strategy. In the test scheduling control, using macro module control theory to realize The SoCs hierarchical test structure is divided and governed. Parallel testing increases the flexibility of testing, improves testing efficiency and saves test time. It has great practical significance for the test and optimization of SoCs, which is becoming more and more complex.

【学位授予单位】：哈尔滨理工大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN407

【参考文献】

相关期刊论文 前10条

1 乔立岩;向刚;俞洋;王帅;;基于IEEE 1500标准的IP核测试壳设计[J];电子测量技术;2010年07期

2 易茂祥;梁华国;陈田;;基于最佳交换递减的芯核测试链平衡划分[J];电子测量与仪器学报;2009年04期

3 谈恩民;王鹏;;基于NSGA-Ⅱ算法的SoC测试多目标优化研究[J];电子测量与仪器学报;2011年03期

4 邓立宝;乔立岩;俞洋;彭喜元;;基于差值二次分配的扫描链平衡算法[J];电子学报;2012年02期

5 商进;张礼勇;;一种混合相容数据块的测试数据压缩方案[J];哈尔滨理工大学学报;2011年06期

6 胡瑜,韩银和,李华伟,吕涛,李晓维;基于双核扫描链平衡的SoC测试调度[J];计算机辅助设计与图形学学报;2005年10期

7 范小鑫;李华伟;胡瑜;李晓维;;采用片内PLL实现实速扫描测试的方案[J];计算机辅助设计与图形学学报;2007年03期

8 崔小乐;程伟;;SoC测试访问机制和测试壳的蚁群联合优化[J];计算机辅助设计与图形学学报;2009年04期

9 张艳红;陈朝阳;;测试基准电路ITC’02剖析及其应用现状[J];计算机测量与控制;2006年07期

10 牛道恒;王红;杨士元;成本茂;靳洋;;Re-Optimization Algorithm for SoC Wrapper-Chain Balance Using Mean-Value Approximation[J];Tsinghua Science and Technology;2007年S1期

本文编号：1394433