反熔丝FPGA编程及应用测试的软硬件系统设计
发布时间：2020-12-17 04:24
不同于其他类型的FPGA,反熔丝FPGA是通过编程其内部的反熔丝单元而实现整个芯片的配置。由于反熔丝单元具有一次可编程性,所以反熔丝FPGA是OTP器件。相比于其他类型FPGA,反熔丝FPGA的可靠性,安全性和抗干扰能力更为优秀,所以较多地运用于航空航天与军事领域。反熔丝FPGA测试过程中,需要外界提供多组高压信号,并满足特定的时序要求,因此其不适用于市场上通用的芯片测试平台。本文设计了一套针对于反熔丝FPGA编程及应用测试的软硬件系统,有助于用户高效,正确地对反熔丝FPGA进行编程及测试处理。从芯片的内部构造出发,分析了反熔丝FPGA的内部资源与可编程测试原理。并基于此分析出编程及应用测试系统的设计需求,从硬件层面的电路设计与软件层面的驱动编写进行解决,最终完成系统设计及验证。编程及应用测试系统由硬件电路部分,硬件驱动部分与PC端软件部分组成。硬件电路部分是整个系统实现目标功能的基础,硬件驱动部分是硬件电路正常工作的前提,而PC端软件部分是实现用户人机交互的关键。本文在第二章中详细介绍了反熔丝FPGA芯片的架构以及内部的资源,并对反熔丝的编程及测试原理进行了阐述。第三章分析了芯片的测...
【文章来源】： 柳喜元 电子科技大学
【文章页数】：71 页
【学位级别】：硕士
【部分图文】：
STM32最小系统电路
电子科技大学硕士学位论文24AD5433芯片供电端，本设计选用5V电源供电。AD5433的输出端Iout1，Iout2连接到运放的输入端，Vref为参考电压输入端，本设计选用参考电压为-5V，其单级型工作模式最终的输出为运放的输出端，输出电平值为0—-Vref，故为0—5V。本设计选用的运放芯片为ANALOGDEVICE公司研发的AD8066芯片，其工作电压范围为5—24V，-3db带宽为145MHz，共模抑制比为-100db，性能十分出色。选用的芯片封装为MSOP-8封装。AD8066是双路放大器，一颗芯片内部封装有两个运算放大器，芯片共有8个引脚，2个引脚为电源端口，其余6个引脚为2个运放的4个输入端和2个输出端。运放的输出电压受到其工作电压的限制，本文采用AD5433在单级性工作模式下的输出电压为0—5V，故运放的工作电压选择5V即可满足要求。生成编程高压VPP的实际电路图如4-5所示，STM32的10个输出端口分别接在AD5433的数字信号输入端，AD5433与编号为U4A的运放一起组成了单级性工作模式，其输出端连接在U1A运放的输入端，U1A运放采用了电压串联负反馈连接方式，将前面电路转换的模拟信号进行放大，电路最后面采用一个运放作为电压跟随器，稳定放大输出的电信号，保护后续的电路。图4-5中，编号为U1A，U1B和U1C的器件为现实中的一颗AD8066芯片，U1A，U1B为两个独立运放，U1C为芯片的电源输入。图4-5VPP生成电路AD5433处于单极性工作模式下时，其输出信号与输入信号的数值关系可由下公式（4-1）得出。refoutnDVV2(4-1)表达式左边Vout为输出电压，由运放U4A的输出端输出。表达式右边Vref为AD5433芯片上接的参考电压，实际电路中为-5V。D为从STM32输入的10位
电子科技大学硕士学位论文26降压处理电路数据选择电路ADC电路STM32VSVT_VPPVKSVPP10位数字信号图4-6检测电路原理图VSV，VKS和VPP为三路编程高压信号，需要对其电平值进行测量以保证编程高压的正常。为了节约成本，最大化使用硬件资源，将三路信号经过一个数据选择器连接到ADC电路，再将转换得到的10位数字信号传输给STM32芯片，从而计算出实际产生的三路编程高压值，将其与预设的编程高压值对比，从而判断整个系统工作是否正常。本文设计的实际电路图如图4-7所示，数据选择器芯片采用了国产的74HC4051芯片，其工作电压为5V，封装形式为SOP16贴片式封装。实际测试过程中，三路编程高压最大值能达到14V，远超数据选择器的工作电压，将其直接连在数据选择器的数据输入端会造成数据选择器失灵，出现多路电压串扰的情况。所以在连接数据选择器之前对三路编程高压信号进行了降压处理。图4-7中可以看到，降压处理采用了两个串联的电阻，其阻值分别为1M欧和100K欧，故降压后的值为原来的1/11，不会超过数据选择器的工作电压，保证了其正常工作。图4-7实时自检电路原理图74HC4051芯片为一颗8选1的三选择端数据选择器。芯片有一个使能端，三个控制信号输入端A0，A1和A2，八个数据信号输入端Y0，Y1……Y7，一个输
【参考文献】：
期刊论文
[1]基于ATE的FLASH型FPGA测试方法研究[J]. 张金凤,唐金慧,马成英. 电子世界. 2018(10)
[2]揭秘反熔丝FPGA的安全性[J]. 刘海堂. 信息通信. 2017(10)
[3]一种MTM反熔丝器件的击穿特性[J]. 龙煌,田敏,钟汇才. 微纳电子技术. 2017(05)
[4]MTM反熔丝单元的辐照特性研究[J]. 王印权,郑若成,徐海铭,吴素贞,洪根深. 电子与封装. 2017(04)
[5]基于反熔丝的FPGA的测试方法[J]. 马金龙,卢礼兵. 微电子学与计算机. 2016(08)
[6]电子界新星——FPGA[J]. 孙仲霖,哲婷,齐斌. 艺术科技. 2016(06)
[7]FPGA器件设计技术发展综述[J]. 徐思燕. 通讯世界. 2015(19)
[8]FPGA器件设计技术发展综述[J]. 王俊博. 科技传播. 2013(18)
[9]基于CMOS工艺平台反熔丝FPGA实现[J]. 陶伟,石乔林,李天阳. 电子与封装. 2012(08)
[10]反熔丝的研究与应用[J]. 王刚,李平,李威,张国俊,谢小东,姜晶. 材料导报. 2011(11)
硕士论文
[1]基于反熔丝技术的FPGA设计研究[D]. 张旭.江南大学 2012
[2]反熔丝FPGA的编程结构研究[D]. 杜海军.吉林大学 2007
本文编号：2921403
【文章来源】： 柳喜元 电子科技大学
【文章页数】：71 页
【学位级别】：硕士
【部分图文】：
STM32最小系统电路
电子科技大学硕士学位论文24AD5433芯片供电端，本设计选用5V电源供电。AD5433的输出端Iout1，Iout2连接到运放的输入端，Vref为参考电压输入端，本设计选用参考电压为-5V，其单级型工作模式最终的输出为运放的输出端，输出电平值为0—-Vref，故为0—5V。本设计选用的运放芯片为ANALOGDEVICE公司研发的AD8066芯片，其工作电压范围为5—24V，-3db带宽为145MHz，共模抑制比为-100db，性能十分出色。选用的芯片封装为MSOP-8封装。AD8066是双路放大器，一颗芯片内部封装有两个运算放大器，芯片共有8个引脚，2个引脚为电源端口，其余6个引脚为2个运放的4个输入端和2个输出端。运放的输出电压受到其工作电压的限制，本文采用AD5433在单级性工作模式下的输出电压为0—5V，故运放的工作电压选择5V即可满足要求。生成编程高压VPP的实际电路图如4-5所示，STM32的10个输出端口分别接在AD5433的数字信号输入端，AD5433与编号为U4A的运放一起组成了单级性工作模式，其输出端连接在U1A运放的输入端，U1A运放采用了电压串联负反馈连接方式，将前面电路转换的模拟信号进行放大，电路最后面采用一个运放作为电压跟随器，稳定放大输出的电信号，保护后续的电路。图4-5中，编号为U1A，U1B和U1C的器件为现实中的一颗AD8066芯片，U1A，U1B为两个独立运放，U1C为芯片的电源输入。图4-5VPP生成电路AD5433处于单极性工作模式下时，其输出信号与输入信号的数值关系可由下公式（4-1）得出。refoutnDVV2(4-1)表达式左边Vout为输出电压，由运放U4A的输出端输出。表达式右边Vref为AD5433芯片上接的参考电压，实际电路中为-5V。D为从STM32输入的10位
电子科技大学硕士学位论文26降压处理电路数据选择电路ADC电路STM32VSVT_VPPVKSVPP10位数字信号图4-6检测电路原理图VSV，VKS和VPP为三路编程高压信号，需要对其电平值进行测量以保证编程高压的正常。为了节约成本，最大化使用硬件资源，将三路信号经过一个数据选择器连接到ADC电路，再将转换得到的10位数字信号传输给STM32芯片，从而计算出实际产生的三路编程高压值，将其与预设的编程高压值对比，从而判断整个系统工作是否正常。本文设计的实际电路图如图4-7所示，数据选择器芯片采用了国产的74HC4051芯片，其工作电压为5V，封装形式为SOP16贴片式封装。实际测试过程中，三路编程高压最大值能达到14V，远超数据选择器的工作电压，将其直接连在数据选择器的数据输入端会造成数据选择器失灵，出现多路电压串扰的情况。所以在连接数据选择器之前对三路编程高压信号进行了降压处理。图4-7中可以看到，降压处理采用了两个串联的电阻，其阻值分别为1M欧和100K欧，故降压后的值为原来的1/11，不会超过数据选择器的工作电压，保证了其正常工作。图4-7实时自检电路原理图74HC4051芯片为一颗8选1的三选择端数据选择器。芯片有一个使能端，三个控制信号输入端A0，A1和A2，八个数据信号输入端Y0，Y1……Y7，一个输
【参考文献】：
期刊论文
[1]基于ATE的FLASH型FPGA测试方法研究[J]. 张金凤,唐金慧,马成英. 电子世界. 2018(10)
[2]揭秘反熔丝FPGA的安全性[J]. 刘海堂. 信息通信. 2017(10)
[3]一种MTM反熔丝器件的击穿特性[J]. 龙煌,田敏,钟汇才. 微纳电子技术. 2017(05)
[4]MTM反熔丝单元的辐照特性研究[J]. 王印权,郑若成,徐海铭,吴素贞,洪根深. 电子与封装. 2017(04)
[5]基于反熔丝的FPGA的测试方法[J]. 马金龙,卢礼兵. 微电子学与计算机. 2016(08)
[6]电子界新星——FPGA[J]. 孙仲霖,哲婷,齐斌. 艺术科技. 2016(06)
[7]FPGA器件设计技术发展综述[J]. 徐思燕. 通讯世界. 2015(19)
[8]FPGA器件设计技术发展综述[J]. 王俊博. 科技传播. 2013(18)
[9]基于CMOS工艺平台反熔丝FPGA实现[J]. 陶伟,石乔林,李天阳. 电子与封装. 2012(08)
[10]反熔丝的研究与应用[J]. 王刚,李平,李威,张国俊,谢小东,姜晶. 材料导报. 2011(11)
硕士论文
[1]基于反熔丝技术的FPGA设计研究[D]. 张旭.江南大学 2012
[2]反熔丝FPGA的编程结构研究[D]. 杜海军.吉林大学 2007
本文编号：2921403
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/2921403.html
