基于AHB总线的DMA控制器的设计与实现

发布时间：2021-04-08 19:35

　　近年来,大规模集成电路设计水平和制造工艺不断提高,以知识产权（Intellectual Property,IP）核为基础、以嵌入式系统为架构的片上系统（System on Chip,SoC）逐渐成为大规模集成电路的主流发展趋势。直接存储器存取（Direct Memory Access,DMA）技术是完成SoC芯片中模块间大批量数据传送的一种有效手段,这一技术是通过DMA控制器（Direct Memory Access Controller,DMAC）控制各种方式的数据传送来实现。DMA控制器的存在不再需要CPU参与数据传送的全过程,只需CPU对其进行配置即可自动开始数据传送,使得CPU能够从大量数据的交互过程中解放出来去执行其他操作,进而提高CPU的效率,提升SoC芯片的整体性能。本文主要论述了基于AHB（Advanced High-performance Bus）总线的DMA控制器的数字前端设计与实现。首先,对AMBA2.0总线规范中的AHB总线和DMA控制器基本原理进行深入剖析。然后,结合工程设计实际需求,利用Verilog语言完成RTL级的详细设计方案。所设计的DMA控制器支持多... 

【文章来源】：辽宁大学辽宁省 211工程院校

【文章页数】：97 页

【学位级别】：硕士

【部分图文】：

AHB传输时序图

第1章AHB总线原理9图1-3AHB传输时序图在进行上述一次传输过程时，当数据传输阶段不能在一个时钟周期传送完成时，即相当于有等待状态产生，此时从机可以将HREADY信号变为低电平以延长数据传输周期，当HREADY信号为高时，表示传输数据完成。如图1-4所示，为一个包含等待状态的传输时序。图1-4含有等待状态的传输时序图

第1章AHB总线原理10在一次传输过程中，需要地址和数据两个传输阶段，而为了满足实际需求，提高总线传输数据的效率，进一步优化总线上的数据传输时序，采用流水线式的操作方式，将前一次的传输过程中的数据传输阶段与后一次的传输过程的地址传输阶段同时进行，具体传输过程如图1-5所示。图1-5流水线传输时序图1.4AHB总线控制信号1.4.1传输类型HTRANS[1:0]指示当前传输的类型，四种情况如表1-2。表1-2四种传输类型列表HTRANS[1:0]类型描述00空闲（IDLE）指示从机忽略当前的数据传输。此时从机通过HRESP信号应答“OKAY”响应信号。01忙（BUSY）在进行突发传输时，主机会连续不断地传输数据给从机，当因为某些原因，主机无法按时将下一次传输的数据准备好则要发出“忙”这一通知给

【参考文献】：
期刊论文
[1]FPGA硬核处理器系统加速数字电路功能验证的方法[J]. 刘小强,袁国顺,乔树山.  电子与信息学报. 2019(05)
[2]基于ZYNQ的高速数据中心接口单元设计[J]. 吕俊杰,武杰.  信息技术与网络安全. 2018(10)
[3]一种SoC低功耗模式设计与实现[J]. 史兴强,范学仕.  电子与封装. 2018(02)
[4]基于40nm超大规模SoC芯片存储器测试电路设计与实现[J]. 陈冬明,成建兵,蔡志匡.  电子器件. 2017(04)
[5]基于PCI Express的多通道动态优先级DMA系统的FPGA设计[J]. 苏永海,黄莉.  通信技术. 2017(07)
[6]基于UVM的功能覆盖率驱动SDIO IP验证[J]. 倪伟,王笑天.  微电子学. 2017(03)
[7]基于PCIe总线的DMA控制器设计实现[J]. 何为,彭涛,栾辉,张虎.  信息技术. 2016(04)
[8]一种高效的DMA核间同步传输方法[J]. 田玉恒,马胜,鲁建壮,杨柳.  计算机工程与科学. 2016(01)
[9]一种支持全双工数据传输的多通道DMA控制器设计[J]. 石文侠,吴龙胜,盛廷义,艾刁,陈庆宇.  微电子学与计算机. 2015(02)
[10]SoC系统中多端口DMA控制器的设计[J]. 张路煜,李丽,潘红兵,王堃,李伟.  电子测量技术. 2014(09)

硕士论文
[1]基于AXI总线的DMA高速通道及驱动的设计与实现[D]. 庄琼.电子科技大学 2019
[2]基于AMBA总线的DMA模块的设计与验证[D]. 耿剑波.西安电子科技大学 2013
[3]基于AMBA总线的DMA控制器的设计[D]. 吴瑶裔.湖南大学 2012
[4]YHFT-DX中DMA控制器的设计与实现[D]. 肖义.国防科学技术大学 2010
[5]基于Verilog语言的DMA控制器的设计与仿真[D]. 席华伟.西安电子科技大学 2007



本文编号：3126133