高速直接数字频率合成器数字单元的设计与实现
发布时间：2021-07-07 18:36
直接数字频率合成器（Direct Digital Frequency Synthesizer,DDS）作为一种新型的全数字频率合成器件,相比于模拟频率合成器具有更高的频率分辨率、更短的频率切换时间、更低的相位噪声等诸多优点,在空间通信,遥测和遥控,雷达测量,射电天文,卫星导航,无线电定位,数字通信等电子系统中扮演着重要的角色。而近年来,随着半导体工艺技术和集成电路（Integrated Circuit,IC）技术的不断发展进步,小尺寸、低功耗、高集成度是芯片发展的必然趋势。因此,目前DDS系统的研究热点也朝着超高速、低功耗和高性能的方向发展。本论文依托于“高速多通道DDS设计”项目,完成“高速直接数字频率合成器数字单元设计与实现”课题设计。为了实现高速DDS数字单元设计与实现,本论文主要分成三部分。第一步主要分析了DDS架构中关键模块—相幅转换模块,通过对比常见4种相幅转换算法的优劣,选择改进型CORDIC算法（余四算法）作为DDS相幅转换算法。然后利用Matlab软件对余四算法进行仿真,确保余四算法正确性,为硬件实现打下了坚实的基础,另外,我们通过深入研究DDS的原理和框架,对DDS...
【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校
【文章页数】：95 页
【学位级别】：硕士
【部分图文】：
单频信号时域波形
图4-21 Matalb 定点仿真数据与 Modelsim 仿真数据对比通过图 49 中的数据进行对比可以得知，Matlab 仿真得到的数据和 Matlab 定点仿真得到的结果完全 Match 上，每一比特值完全一致，至此对 RTL 代码的正确性验证通过。（2）上板测试通过 VIO 设置频路控制字 FCW=32’h01098EAD，公式计算可以知道输出频率fout=1.62MHz，通过测试上板测试测试的时域波形示意图如下所示。
图4-21 Matalb 定点仿真数据与 Modelsim 仿真数据对比通过图 49 中的数据进行对比可以得知，Matlab 仿真得到的数据和 Matlab 定点仿真得到的结果完全 Match 上，每一比特值完全一致，至此对 RTL 代码的正确性验证通过。（2）上板测试通过 VIO 设置频路控制字 FCW=32’h01098EAD，公式计算可以知道输出频率fout=1.62MHz，通过测试上板测试测试的时域波形示意图如下所示。
【参考文献】：
期刊论文
[1]一种能改善DDS输出精度的技术[J]. 屈八一,米婕,陈瑞洁,董绍峰,陈晓龙,周渭. 西安电子科技大学学报. 2018(03)
[2]基于FPGA的DDS杂散分析及抑制方法[J]. 张成,郑明辉. 电子设计工程. 2012(21)
[3]基于压缩查找表的高精度正弦信号生成算法[J]. 罗海坤,王永庆,吴嗣亮. 系统工程与电子技术. 2012(02)
[4]一种基于二阶相位扰动的DDS杂散抑制新方法[J]. 王峰,李诚,杨小勇. 电子科技. 2011(07)
[5]改进型Cordic高精度DDS硬件实现[J]. 张海涛,苗圃,庞永星,李珍. 计算机工程. 2011(12)
[6]基于CORDIC算法的QDDS信号发生器设计[J]. 黄飞,鲁迎春,李祥. 合肥工业大学学报(自然科学版). 2011(03)
[7]基于CORDIC算法的高速高精度DDS研究与实现[J]. 汤文亮. 制造业自动化. 2011(05)
[8]DDS谱质分析及其杂散抑制研究综述[J]. 李衍忠,蔡英杰,姒强,向敬成. 现代雷达. 2000(04)
硕士论文
[1]基于余数系统的数字频率合成技术研究及实现[D]. 张凤君.电子科技大学 2016
[2]基于FPGA的高速DDS关键技术研究[D]. 苟力.电子科技大学 2016
[3]基于改进CORDIC算法的直接数字频率合成器的ASIC实现[D]. 张瑞涛.电子科技大学 2016
[4]基于CORDIC算法的DDS研究及FPGA实现[D]. 赵宁.东北大学 2015
[5]直接数字频率合成技术的杂散抑制研究[D]. 李辉祥.华中师范大学 2013
[6]14位GHz DDS设计及ASIC实现[D]. 郭旭龙.西安电子科技大学 2013
[7]基于CORDIC算法的高速DDS的ASIC设计与实现[D]. 李旭.湖南大学 2010
[8]基于CORDIC算法的DDS技术研究与实现[D]. 谢建华.江南大学 2008
[9]基于FPGA的直接数字频率合成器设计[D]. 陈远辉.国防科学技术大学 2006
[10]基于FPGA的直接数字频率合成器的研究与应用[D]. 郭立浩.西北工业大学 2006
本文编号：3270154
【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校
【文章页数】：95 页
【学位级别】：硕士
【部分图文】：
单频信号时域波形
图4-21 Matalb 定点仿真数据与 Modelsim 仿真数据对比通过图 49 中的数据进行对比可以得知，Matlab 仿真得到的数据和 Matlab 定点仿真得到的结果完全 Match 上，每一比特值完全一致，至此对 RTL 代码的正确性验证通过。（2）上板测试通过 VIO 设置频路控制字 FCW=32’h01098EAD，公式计算可以知道输出频率fout=1.62MHz，通过测试上板测试测试的时域波形示意图如下所示。
图4-21 Matalb 定点仿真数据与 Modelsim 仿真数据对比通过图 49 中的数据进行对比可以得知，Matlab 仿真得到的数据和 Matlab 定点仿真得到的结果完全 Match 上，每一比特值完全一致，至此对 RTL 代码的正确性验证通过。（2）上板测试通过 VIO 设置频路控制字 FCW=32’h01098EAD，公式计算可以知道输出频率fout=1.62MHz，通过测试上板测试测试的时域波形示意图如下所示。
【参考文献】：
期刊论文
[1]一种能改善DDS输出精度的技术[J]. 屈八一,米婕,陈瑞洁,董绍峰,陈晓龙,周渭. 西安电子科技大学学报. 2018(03)
[2]基于FPGA的DDS杂散分析及抑制方法[J]. 张成,郑明辉. 电子设计工程. 2012(21)
[3]基于压缩查找表的高精度正弦信号生成算法[J]. 罗海坤,王永庆,吴嗣亮. 系统工程与电子技术. 2012(02)
[4]一种基于二阶相位扰动的DDS杂散抑制新方法[J]. 王峰,李诚,杨小勇. 电子科技. 2011(07)
[5]改进型Cordic高精度DDS硬件实现[J]. 张海涛,苗圃,庞永星,李珍. 计算机工程. 2011(12)
[6]基于CORDIC算法的QDDS信号发生器设计[J]. 黄飞,鲁迎春,李祥. 合肥工业大学学报(自然科学版). 2011(03)
[7]基于CORDIC算法的高速高精度DDS研究与实现[J]. 汤文亮. 制造业自动化. 2011(05)
[8]DDS谱质分析及其杂散抑制研究综述[J]. 李衍忠,蔡英杰,姒强,向敬成. 现代雷达. 2000(04)
硕士论文
[1]基于余数系统的数字频率合成技术研究及实现[D]. 张凤君.电子科技大学 2016
[2]基于FPGA的高速DDS关键技术研究[D]. 苟力.电子科技大学 2016
[3]基于改进CORDIC算法的直接数字频率合成器的ASIC实现[D]. 张瑞涛.电子科技大学 2016
[4]基于CORDIC算法的DDS研究及FPGA实现[D]. 赵宁.东北大学 2015
[5]直接数字频率合成技术的杂散抑制研究[D]. 李辉祥.华中师范大学 2013
[6]14位GHz DDS设计及ASIC实现[D]. 郭旭龙.西安电子科技大学 2013
[7]基于CORDIC算法的高速DDS的ASIC设计与实现[D]. 李旭.湖南大学 2010
[8]基于CORDIC算法的DDS技术研究与实现[D]. 谢建华.江南大学 2008
[9]基于FPGA的直接数字频率合成器设计[D]. 陈远辉.国防科学技术大学 2006
[10]基于FPGA的直接数字频率合成器的研究与应用[D]. 郭立浩.西北工业大学 2006
本文编号：3270154
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3270154.html
