JESD204B发送端高速串行接口在ASIC中的设计与实现

发布时间：2021-11-21 00:24

　　随着通信技术的飞速发展,模数转换芯片（ADC）和数模转换芯片（DAC）作为数字世界和模拟世界的桥梁,需求日益提高,芯片采样速率已经从过去的MS/s发展至GS/s,同时采样精度也从原来的6bits、8bits提升到了 10bits以上。更高的采样频率和更高精度的分辨率对芯片的传输速度要求更高,以往常用的LVDS（Low-Voltage Differential Signaling,低压差分信号）并行传输接口已经无法满足需求。原因在于LVDS接口最高传输速率为1.25Gbps,不能满足高速数据传输的要求;而且采用LVDS接口需要占用大量的芯片管脚和布线资源,容易产生串扰导致误码,同时也不利于芯片小型化的实现。为了满足高速数据传输的需求,JEDEC组织推出了专用于高速串行数据传输的JESD204B接口技术,JESD204B高速串行输出接口技术可以支持每个链路通道最高以12.5Gbps的速率进行数据传输,且支持确定性延迟功能,在国外受到了广泛关注。目前,国内对于JESD204B接口技术的研究仍处于起步阶段,且大多数处于基于FPGA（Field Programmable Gate Array,可... 

【文章来源】：中国科学院大学(中国科学院大学人工智能学院)北京市

【文章页数】：87 页

【学位级别】：硕士

【部分图文】：

图２．１ＪＥＳＤ２０４Ｂ控制方式??

图２．２?ＪＥＳＤ２０４Ｂ整体结构??

?Ｊ［〇ｕｐｔＮＧ＾ＩｅＮＧｓ?ｃｏｎｔａｉｎ?Ｎ＾ｉｆｓ．＿?＿?ｊ＾ｉ??；?ｊ?????Ｉ????????????．?，ｎ?Ｏｃｔｅｔ?Ｉ?￣Ｏｃｔｅｔ?Ｉ?Ｌ?．?．?．?Ｊ?Ｏｃｔｅｔ?Ｏｃｔｅｔ?Ｏｃｔｅｔ??Ｏｃｔｅｔ０?ＮＶ４－１?Ｆ－１??Ｏｃｔｅｔｓ－－－〇．＋１）ｘＦ１?（Ｌ－１?）？Ｆ?＊?一?Ｌ？Ｆ－１??ｊ?｜?????＇??ｊ??Ｌａｎｅ?０???Ｌａｎｅ?ｊ???Ｌａｎｅ?Ｌ－１??图２．３传输层组帧方式??Ｆｉｇ．?２．３?ｇｒｏｕｐ?ｆｒａｍｅ?ｍｏｄｅ?ｉｎ?Ｔｒａｎｓｐｏｒｔ?ｌａｙｅｒ??对于传输层数据组帧的方式，ＪＥＳＤ２０４Ｂ标准主要根据一些参数的设定来决??９??

【参考文献】：
期刊论文
[1]基于JESD204B协议支持大/小端模式的加扰器[J]. 姚佳,蒲杰,何基,吴燕青.  微电子学. 2019(05)
[2]基于JESD204B的高速波形产生FMC子板设计[J]. 陈照.  电子测试. 2019(18)
[3]基于JESD204B协议的并行加解扰电路[J]. 金东强,万书芹,陶建中,盛炜.  微电子学. 2019(04)
[4]FPGA芯片设计及其应用[J]. 赵志强.  电子技术与软件工程. 2018(21)
[5]基于JESD204B的高速串行数据收发接口设计[J]. 徐凤萍,龚至诚,王巍.  指挥控制与仿真. 2018(05)
[6]A four-channel time-interleaved 30-GS/s 6-bit ADC in 0.18 μm SiGe BiCMOS technology[J]. Xiaoge ZHU,Danyu WU,Lei ZHOU,Yinkun HUANG,Jin WU,Xinyu LIU.  Science China（Information Sciences）. 2017(12)
[7]采用并行8b/10b编码的JESD204B接口发送端电路设计[J]. 李长庆,程军,李梁,龚燎.  微电子学与计算机. 2017(08)
[8]JESD204B协议中发送端同步电路设计与实现[J]. 欧阳靖,姚亚峰,霍兴华,谭宇.  电子器件. 2017(01)
[9]了解JESD204B规范的各层——从高速ADC的角度出发[J]. Jonathan Harris.  中国电子商情(基础电子). 2016(06)
[10]JESD204B接口协议中的8B10B编码器设计[J]. 霍兴华,姚亚峰,贾茜茜,刘建.  电子器件. 2015(05)

博士论文
[1]多通道时间交织模数转换器的校正与集成电路实现方法研究[D]. 叶凡.复旦大学 2010

硕士论文
[1]JESD204B高速串行接口的模块设计[D]. 井钢.西安电子科技大学 2019
[2]基于JESD204B协议的高速串行接收机控制器的数字电路设计与实现[D]. 陈卓.重庆大学 2018
[3]JESD204B接口的研究与实现[D]. 赵佳.西安电子科技大学 2017
[4]基于FMC的高清视频压缩编码系统的设计与实现[D]. 李鹏展.西安电子科技大学 2017



本文编号：3508387