基于FPGA集群的脉冲神经网络仿真器设计

发布时间：2024-05-06 23:24

　　针对类脑计算系统中NEST脉冲神经网络仿真器运行速度慢和功耗高的问题,设计一种基于现场可编程逻辑门阵列(FPGA)集群的NEST脉冲神经网络仿真器。在改进NEST仿真器结构的基础上,提出漏电流整合放电神经元计算模块的流水线并行架构,实现支持双核双线程和多节点多进程的FPGA集群设计。在皮质层视觉仿真模型上的实验结果表明,与基于Xeon E5-2620和ARM A9平台的NEST仿真器相比,基于FPGA集群的NEST仿真器计算能效和速度分别提升43.93倍、23.54倍和12.36倍、208倍,能为大规模类脑计算系统实现提供技术支持。

【文章页数】：9 页

【部分图文】：

NEST仿真器中的计算模式包含时间驱动型和事件驱动型,其神经元计算模式采用时间驱动型,即每一个仿真时间步长都会进行神经元计算,突触计算模式采用事件驱动型,即只有产生脉冲才会进行权重更新。除此之外,NEST仿真器中还存在最小延迟机制(如图1所示),其基本原理是在每个最小延迟内,神经....

LIF神经元计算模块采用流水线设计来提高吞吐率,如图2所示,由神经元输入缓冲经过一系列乘加运算得到当前的神经元膜电位,如果膜电位大于阈值则会输出结果到神经元输出缓冲,输出的脉冲携带神经元ID,将发出脉冲的神经元ID存储到共享内存,并按照输出顺序排列在一段连续的内存空间中,设置结束....

神经元流水线结构如图3所示,包括数据读取R、神经元计算C、数据写回W3个模块。整个流水线时延计算公式如式(6)所示:

LIF神经元硬件架构的数据流和控制流设计如图4所示。NEST仿真器运行在ARM核,通过AXI-LITE控制LIF_NEURON神经元计算模块,并将神经元总数量通过寄存器输出到LIF_NEURON硬件模块。AXI-STREAM协议由4个DMA控制器实现,通过AXI-STREAM将神....

本文编号：3966495