一种面向CPU/GPU异构环境的协同并行空间插值算法

发布时间：2021-01-17 22:19

　　CPU/GPU异构混合系统是一种新型高性能计算平台,但现有并行空间插值算法仅依赖CPU或GPU进行加速,迫切需要研究协同并行空间插值算法以充分利用异构计算资源,进一步提升插值效率。以薄板样条函数插值为例,提出一种CPU/GPU协同并行插值算法以加速海量激光雷达（light detector&ranger,LiDAR）点云生成数字高程模型（DEM）。通过插值任务的分解与抽象封装以屏蔽底层硬件执行模式的差异性,同时在多级协同并行框架基础上设计了Greedy-SET动态调度策略,策略顾及底层硬件能力的差异性,以实现异构并行资源的充分利用和良好负载均衡。实验表明,协同并行插值算法在高性能工作站上取得19.6倍的加速比,相比单一CPU或GPU并行算法,其效率提升分别达到54%和44%,实现了高效的协同并行处理。 

【文章来源】：武汉大学学报(信息科学版). 2017,42(12)北大核心

【文章页数】：8 页

【部分图文】：

图１格网索引与邻近搜索

图２ＴＰＳ任务抽象Ｆｉｇ．２ＡｂｓｔｒａｃｔｉｏｎｏｆＴＰＳＴａｓｋ

ｕｔＢｌｏｃｋ类则表示输出数据单元，包含其边界、插值点高程等信息。算法执行时，数据单元读取到内存并封装为对应任务单元，任务单元负责为数据单元构建格网索引。根据处理器的空闲情况，任务调度器将插值任务调度到相应的ＣＰＵ／ＧＰＵ处理单元，任务单元与相应ＣＰＵ／ＧＰＵ插值函数实现了动态绑定。插值函数调用时通过配置ＣＰＵ／ＧＰＵ工作线程以适应不同性能的异构计算平台。图２ＴＰＳ任务抽象Ｆｉｇ．２ＡｂｓｔｒａｃｔｉｏｎｏｆＴＰＳＴａｓｋ３．２协同并行插值框架如图３所示，空间划分形成的数据单元与插值计算封装组合成任务单元，算法通过构建一个由ＣＰＵ、ＧＰＵ共享可并发访问的先进先出（ＦＩＦＯ）队列对任务单元进行管理。队列长度可自由设定，算法通过限定队列长度以保持较低的内存占用。Ｉ／Ｏ线程不断读取数据，并将任务单元装入队列。任务调度器将任务单元调度到空闲的处理单元进行插值计算，数据读取与插值计算部分重叠，提高了整体执行效率。图３协同并行插值框架Ｆｉｇ．３ＦｒａｍｅｗｏｒｋｏｆｔｈｅＣｏｌｌａｂｏｒａｔｉｖｅＰａｒａｌｌｅｌＩｎｔｅｒｐｏｌａｔｉｏｎ为充分挖掘异构平台的处理器性能，协同并行插值采用粗细粒度相结合的多级协同并行框架。在ＣＰＵ端，调度器将不同任务单元调度到１６９０

【参考文献】：
期刊论文
[1]异构众核系统及其编程模型与性能优化技术研究综述[J]. 巨涛,朱正东,董小社.  电子学报. 2015(01)
[2]基于CUDA的IDW并行算法及其实验分析[J]. 刘二永,汪云甲.  地球信息科学学报. 2011(05)
[3]CPU/GPU协同并行计算研究综述[J]. 卢风顺,宋君强,银福康,张理论.  计算机科学. 2011(03)
[4]地震叠前时间偏移的一种图形处理器提速实现方法[J]. 李博,刘国峰,刘洪.  地球物理学报. 2009(01)



本文编号：2983694