基于RapidIO的高速数据传输系统的设计与研究

发布时间：2017-03-24 23:12

  本文关键词：基于RapidIO的高速数据传输系统的设计与研究，由笔耕文化传播整理发布。

【摘要】：随着我国航空航天事业的飞速发展,航空航天电子设备承担的任务量越来越大,系统对庞大数据传输性能的要求越来越高,需要采用传输能力更加强大的互联技术来支持。Rapid IO串行总线技术是世界上第一个嵌入式系统互连国际标准,支持芯片到芯片通信,可以实现1.25Gbps到60Gbps的性能水平,因此,设计基于Rapid IO的高速数据传输系统具有重要的工程实际意义。论文是航天院某研究所参与的科研课题,为解决航天电子系统的庞大数据量数据采集、信息传递共享、数据交换处理、高速数据传输等一系列问题,选择Rapid IO技术作为高速数据传输协议,并设计硬件平台进行系统性能测试。我在课题中主要负责Rapid IO技术的协议分析实现以及基于Rapid IO的高速传输系统平台的硬件设计。本文通过对多种新兴互联技术性能的比较,选择Rapid IO技术作为本文的研究对象,它能够有效解决复杂系统中的数据传输问题,满足航天电子高性能嵌入式设备的互联需求。对Rapid IO协议的物理层、传输层、逻辑层三层体系规范进行研究,根据Rapid IO规范设计逻辑层和传输层模块、串行物理层模块,逻辑层和传输层模块完成系统收发和维护功能,串行物理层模块完成CRC校验、8B/10B编码、通道对齐、通道同步等功能,综合完成Rapid IO协议的实现。利用Candence软件完成基于Rapid IO的高速数据硬件传输平台的设计,对FPGA电路、电源电路、时钟电路以及接口电路模块进行原理图分析设计,建立高速信号中影响完整性的串扰、反射、传输线模型,完成满足信号完整性的高速PCB板需求分析、叠层设计分析、高速PCB板设计。对设计的传输系统进行仿真验证,利用Hyperlynx软件完成高速信号的传输线、串扰、板级信号仿真,原理图仿真验证原理设计的可行性,板级仿真验证PCB设计的合理性。本文对Rapid IO技术深入研究,重点完成Rapid IO协议的实现和满足信号完整性要求的Rapid IO高速数据传输平台设计,Rapid IO技术突破了传统总线技术的传输瓶颈,硬件设计首先进行信号完整性分析,相比传统PCB设计更加严谨可靠,有效节约制作成本。对FPGA的Rapid IO进行通信仿真,Rapid IO系统初始化、维护事务、读事务、写事务响应正确,测试结果表明系统设计达到高速数据传输要求。
【关键词】：Rapid IO FPGA 高速电路 数据传输
【学位授予单位】：中国地质大学(北京)
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：V247.5
【目录】：

• 摘要4-5
• Abstract5-8
• 第1章 绪论8-14
• 1.1 课题的研究背景及意义8-9
• 1.2 新兴互联技术的比较9-10
• 1.3 国内外研究现状10-12
• 1.4 论文研究内容及结构安排12-14
• 第2章 Rapid IO技术14-24
• 2.1 Rapid IO体系规范14-15
• 2.2 Rapid IO包格式和事务传送15-17
• 2.3 Rapid IO协议分析17-23
• 2.3.1 逻辑层规范17-19
• 2.3.2 传输层规范19-20
• 2.3.3 物理层规范20-23
• 2.4 本章小结23-24
• 第3章 Rapid IO协议的实现24-40
• 3.1 逻辑层和传输层模块24-30
• 3.1.1 发送Tx模块25-26
• 3.1.2 接收Rx模块26-27
• 3.1.3 维护模块和缓冲模块27-29
• 3.1.4 Altera IP核逻辑层和传输层29-30
• 3.2 串行物理层模块30-39
• 3.2.1 CRC校验30-33
• 3.2.28B/10B传输码33-35
• 3.2.3 空闲序列35
• 3.2.4 通道同步35-37
• 3.2.5 通道对齐37-38
• 3.2.6 通道初始化状态机38-39
• 3.2.7 Altera IP核物理层39
• 3.3 本章小结39-40
• 第4章 高速数据传输系统设计与仿真40-56
• 4.1 硬件平台电路设计40-46
• 4.1.1 设计软件选择40-41
• 4.1.2 FPGA芯片选择41
• 4.1.3 电源模块41-43
• 4.1.4 时钟模块43-44
• 4.1.5 FPGA电路44-46
• 4.1.6 接口电路46
• 4.2 高速信号完整性分析46-49
• 4.2.1 传输线46-47
• 4.2.2 串扰47-48
• 4.2.3 反射48-49
• 4.3 原理图仿真49-55
• 4.3.1 传输线性能仿真50-52
• 4.3.2 串扰性能仿真52-55
• 4.4 本章小结55-56
• 第5章 高速PCB设计与系统仿真验证56-71
• 5.1 高速PCB设计56-62
• 5.1.1 叠层设计57-59
• 5.1.2 PCB板的设计59-62
• 5.2 板级仿真及PCB制作62-65
• 5.2.1 时钟信号仿真62-64
• 5.2.2 PCB板模型提取仿真64-65
• 5.2.3 PCB制作65
• 5.3 Rapid IO通信仿真65-69
• 5.3.1 系统初始化66
• 5.3.2 维护事务66-68
• 5.3.3 NREAD事务68
• 5.3.4 NWRITE事务68-69
• 5.3.5 系统分析验证69
• 5.4 本章小结69-71
• 结束 语71-72
• 致谢72-73
• 参考文献73-75
• 个人简历75

【参考文献】

中国期刊全文数据库 前5条

1 侯红英;;RapidIO高速串行总线的信号完整性仿真[J];电讯技术;2008年09期

2 朱荣华;一种CRC并行计算原理及实现方法[J];电子学报;1999年04期

3 陈锋;;基于FPGA的8B/10B编解码设计[J];电子设计工程;2010年05期

4 李琼;郭御风;刘光明;刘涛;;I/O互联技术及体系结构的研究与发展[J];计算机工程;2006年12期

5 谢智勇;罗明;蒋俊;;串行RapidIO验证模型[J];计算机工程;2008年S1期

  本文关键词：基于RapidIO的高速数据传输系统的设计与研究，，由笔耕文化传播整理发布。

本文编号：266308