隔离型高精度DDS设计与实现

发布时间：2020-07-23 11:20

【摘要】：DDS技术广泛应用于实时模拟仿真的高精度信号、各种复杂方式的信号调制、频率精调及理想的频率源等领域中。本文完成了基于FPGA的128路隔离型高精度DDS的设计,所实现的128路隔离型高精度DDS信号源服务于中国兵器集团某研究所的弹载遥测综合测试系统。首先在对DDS的基本结构和工作原理分析的基础上,确立了整体设计方案及软硬件功能的划分,即系统由上位机、下位机、DDS模块及其外围电路组成,上位机采取RS485总线对下位机及硬件进行控制,实现DDS波形信号的设置与输出。然后根据软硬件设计方案分别对128路DDS的软硬件系统进行设计。硬件设计采取先完成基于EP2C20F484C8的DDS主模块、数模转换电路模块、低通滤波器、功率放大电路等模块设计构成的单路DDS,再按照16组,每组8路的组合方式组成128路DDS,其中各组信号源拥有独立的电源和参考地,并进行隔离,每组内部的8路信号进行共地处理,集成在一个DDS板卡中,8路信号通过开关矩阵实现模拟激励信号源的通道切换。软件设计根据自行制定的通信协议,通过μCOS移植、DDS相关参数算法分析等完成下位机软件设计,并基于C++完成上位机控制软件设计。最后完成系统的实现和性能测试。在分析印刷电路板设计中的相关考虑之后,依据轻量型、便携性的设计原则,对系统电路进行按功能模块进行划分,并设计出各印刷电路板,焊接装配得到整台设备。经测试,本设计实现了通过上位机进行控制和参数配置使得128路相互隔离通道中的一路或多路DDS独立输出,可产生正弦波、三角波、方波、直流信号、上升和下降锯齿波等六种波形,输出波形的频率、幅度、方波占空比可变,信号输出频率范围在0~8KHz,相位/方波占空比范围:0~100%,频率分辨率达到0.023283Hz,信号输出精度±0.2%FS,输出幅度最高为70Vp-p。性能测试结果证明本系统达到各项设计指标要求。
【学位授予单位】：北京工业大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TJ765.4
【图文】：

原理框图

依据指标要求完成总体设计方案，以便进行具体的软硬件设计。2.1 DDS 基本结构DDS 理论基于相位的概念,依据 Nyquist 采样定理，可以对连续正弦波信号在一周期内沿相位轴方向，以相同的相位间隔进行相位/幅度采样，得到这个周期信号的离散相位/幅度序列，然后通过对得到的模拟幅度进行数字量化及编码，就可以把 1 周期正弦信号转换成离散的二进制数值，存储在 ROM 中，存储单元的地址和内容分别对应相位取样地址和量化后的正弦波幅度值。DDS 工作时，首先根据地址读取寄存器内的波形数据，再经过 D/A 转换，所得到的阶梯型输出电压通过低通滤波器的平滑处理后，最终得到所需的波形，而通过控制相位的变化速度,可实现信号频率的改变。DDS 的基本结构如图 2-1 所示，它主要由相位累加器、加法器、波形数据存储器(ROM)、D/A 数模转换器和低通滤波器(LPF)构成。

构架图,构架图

北京工业大学工程硕士专业学位论文信号输出频率范围：0～8KHz；信号输出幅值范围：-35V～+35V；相位/方波占空比范围：0～100%；信号输出精度：±0.2%FS.2.3.2 设计方案结合任务要求和国军标 383“遥测系统及分系统测试方法”，系统设计构架如图 2-4 所示。

集成开发环境,结构化,软件,专业学位

北京工业大学工程硕士专业学位论文于以上考虑，再通过对时钟频率、供电需求等方面综合衡量，最终tera公司Cyclone II系列中的EP2C20F484C8作为本系统的核心FPGA相关 EDA 工具 Quartus IIuartus II 是由 Altera 公司的推出的一套用于 SOPC 的集成开发环境[4 所示。

【相似文献】