基于FPGA并行架构的高速大容量数据记录仪

发布时间：2020-12-26 23:25

　　进入21世纪以来,精确制导炮弹的研发受到了各军事大国的重视。黑匣子数据记录仪在炮弹的飞行过程中采集并存储其各项飞行参数。科学家们回收实验弹中的黑匣子数据并以此作为后续研发的可靠数据信息。而传统黑匣子的采集速率、存储容量和存储速度已经无法满足更高的技术要求,因此本文针对一种基于FPGA并行架构的高速大容量数据记录仪进行了相关研究。文章首先分析了整个系统的功能需求和设计指标,并根据需求分析和技术指标的要求提出了 DSP+FPGA+FLASH的总体硬件架构,确定了采用FPGA对多通道数据输入接口进行数据采集以及对多通道FLASH进行并行存储的设计方案。接着针对性地阐述了FPGA的总体架构设计,根据不同的功能将FPGA内部划分为时钟模块、数据输入接口模块、FLASH存储模块、总线控制模块和地址分配模块,并对各个模块的组成及其功能做出了详细的说明。在对FPGA的总体架构设计完毕后,文章对划分出的功能模块逐个给出了具体的实现方法和模块的功能仿真波形。然后,文章对弹载黑匣子系统的硬件平台进行了设计,包括CPU系统电路的设计以及相关PCB设计等。本文最后对设计完成的硬件平台进行了板级调试和相关功能验证... 

【文章来源】：南京理工大学江苏省 211工程院校

【文章页数】：77 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
1 绪论
    1.1 研究背景和课题意义
    1.2 国内外发展现状
    1.3 课题主要研究内容
2 系统总体方案设计
    2.1 功能需求和技术指标
    2.2 总体设计方案
        2.2.1 DSP
        2.2.2 FPGA
        2.2.3 DSP与FPGA的连接
        2.2.4 FLASH
    2.3 本章小结
3 FPGA总体架构设计
    3.1 功能模块规划
    3.2 时钟模块
    3.3 数据输入接口模块
        3.3.1 IIC通讯模块
        3.3.2 GPIO通讯模块
        3.3.3 SPI通讯模块
        3.3.4 UART通讯模块
    3.4 FLASH存储模块
    3.5 总线控制模块
    3.6 地址分配模块
        3.6.1 地址线的选择
        3.6.2 总线编码方式
    3.7 本章小结
4 FPGA功能模块的实现
    4.1 时钟模块的实现
    4.2 地址分配模块的实现
    4.3 数据输入接口模块的实现
        4.3.1 IIC通信模块的实现
        4.3.2 GPIO通信模块的实现
        4.3.3 SPI通信模块的实现
        4.3.4 UART通信模块的实现
    4.4 FLASH存储模块的实现
    4.5 总线控制模块的实现
    4.6 本章小结
5 弹载黑匣子硬件平台设计
    5.1 CPU系统电路设计
        5.1.1 DSP的最小系统设计
        5.1.2 DSP的外围扩展电路设计
        5.1.3 FPGA的配置电路设计
        5.1.4 NANDFLASH存储模块设计
    5.2 CPU系统电源电路设计
        5.2.1 TMS320C6747电源电路设计
        5.2.2 XC3S1600E电源电路设计
    5.3 EDA软件介绍与印制电路板（PCB）设计
        5.3.1 Altium Designer 13简介
        5.3.2 印制电路板（PCB）设计
        5.3.3 PCB的层叠与布线
        5.3.4 信号完整性分析
            5.3.4.1 传输线的反射
            5.3.4.2 串扰
    5.4 本章小结
6 系统测试与实验结果
    6.1 硬件平台板级测试
        6.1.1 电源模块
        6.1.2 时钟模块
        6.1.3 TMS320C6747的JTAG链路测试
        6.1.4 XC3S1600E主串配置链路测试
    6.2 NANDFLASH相关读写操作的仿真和验证
        6.2.1 写操作的验证
        6.2.2 读操作的验证
    6.3 实弹射击实验
    6.4 本章小结
7 总结与展望
    7.1 全文总结
    7.2 展望
致谢
参考文献
附录


【参考文献】：
期刊论文
[1]基于DSP+FPGA的弹载计算机设计[J]. 高敏,任海龙,杨芳,游卫华.  计算机测量与控制. 2014(12)
[2]国外末制导迫弹的发展综述[J]. 王强,王刚,赵莹.  四川兵工学报. 2014(05)
[3]FPGA的模块化设计方法[J]. 张松,李筠.  电子测量与仪器学报. 2014(05)
[4]航空制导炸弹发展趋势[J]. 贾秋锐,孙媛媛,肖树臣,钟咏兵.  制导与引信. 2014(01)
[5]基于FPGA控制的NAND Flash存储设计[J]. 刘东海,任勇峰,储成君.  科学技术与工程. 2013(34)
[6]High-speed broadband data acquisition system based on FPGA[J]. 刘军智.  Journal of Measurement Science and Instrumentation. 2013(03)
[7]基于DSP+FPGA的弹载综合控制计算机设计与实现[J]. 缑丽敏,景德胜,许少尉,梁争争.  电子技术. 2013(07)
[8]国外制导炮弹发展综述[J]. 白毅,仲海东,秦雅娟,夜乐萍.  飞航导弹. 2013(05)
[9]基于EMIF接口的DSP控制系统设计[J]. 罗鸣.  轻工科技. 2013(04)
[10]飞行数据记录器的发展研究[J]. 梁宪福.  才智. 2012(19)

硕士论文
[1]某弹载多通道数据采集系统的研究与设计[D]. 张传民.中北大学 2015
[2]基于DSP+FPGA的北斗卫星导航接收机的研究与设计[D]. 李超.南京理工大学 2015
[3]高速大容量NAND FLASH存储系统的设计与实现[D]. 李晴.北京理工大学 2015
[4]FPGA内数字时钟管理模块的研究与设计[D]. 张振.西安电子科技大学 2014
[5]以DSP为核心的弹载计算机系统的设计[D]. 何航峰.南京航空航天大学 2013
[6]基于NAND Flash的多路并行存储系统的研究与实现[D]. 彭军.湖南大学 2013
[7]基于DSP的弹载计算机设计[D]. 马晓柯.南京理工大学 2012
[8]DSP集成电路设计与研究[D]. 徐海铭.江南大学 2009
[9]基于FPGA的数据采集系统研究[D]. 诸一栋.长春理工大学 2009
[10]飞行器小型黑匣子硬件模块的研究[D]. 后鹏.上海交通大学 2009



本文编号：2940638