基于单片机和FPGA的信号模拟器主机设计
发布时间：2021-01-15 14:08
目前,我国武器系统进行半实物仿真模拟测试时所使用的测试设备一般均为单一接口通信模式。但同一武器系统型号内的通信制式极其多样化,包括RS-232、RS-422、RS-485、特殊差分信号、以太网等,所以单一的仿真模拟测试设备无法满足整系统内多种信号的调试需求。本文在查阅大量资料和参与装备生产测试经历的基础上,结合目前地空导弹系统诱偏分系统的测试需求,开发一台用于半实物仿真测试的多种类信号模拟器主机,用于诱偏分系统中的四种设备——天线/寻北装置、取力发电装置、指挥控制中心、诱饵发射机的通信协议和故障状态的模拟。完成的主要工作如下:（1）通过对天线/寻北装置、取力发电装置、指挥控制中心和诱饵发射机4种设备通信模式、协议的分析和整理,确认信号模拟器主机的通信接口。并针对诱偏分系统的测试环境,完成主机整体架构、互连设计和功能模块的划分。（2）以COM-E模块为核心,搭建外围桥电路、总线电路和通用计算机接口电路,完成信号模拟器主机内的CPCI主板设计与生产。（3）以FPGA芯片EPIC3T144为核心,通过CPCI接口电路、外围电路和电平转换电路的设计,实现主机内的通信扩展模块的硬件设计。该模块实...
【文章来源】：中国科学院大学(中国科学院人工智能学院)北京市
【文章页数】：114 页
【学位级别】：硕士
【部分图文】：
亚稳态产生原理
图 2-1 亚稳态产生原理寄存器 Q 端产生的波形在稳定下线路上的其它数字部件的判断出现判断变得混乱。应用设计中，有时会出现一个可 FP与核心模块的数据传输是跨时钟域对产生的错误不敏感，就要正确定口【21】。在现实应用中，控制总线、对上述复杂的情况，主要有 3 种法，其余 2 种方法为握手协议和两先进先出的电路【22】，可以在不同跨作用。异步 FIFO 通常用于时钟域两个时钟之间，也就是读写时钟域
图 2-3 UART 标准数据格式UART 协议具有 5 个特点：1）UART 协议适用于实现设备之间的低速通信；2）在数据通信时，不必同时发送时钟；3）UART 协议的标准格式由空闲位、起始位、数据位、校验位和停止位构成；4）通过设置起始位为逻辑“0”来实现两端通信的同步；5）接收器通常使用波特率 16 倍的采用时钟对发送过来的数据进行采样，采样 16 次会后，选取中间的三个值。2.4.2 HDLC 协议HDLC 是由国际标准化组织（ISO）根据 IBM 公司提出的 SDLC（SynchronouData Link Control）协议扩展开发而成的高级数据链路控制规程。是一种同步传输数据、面向比特的数据链路控制协议。HDLC 该协议不依赖于任何一种字符编码集；采用全双工通信模式，具有较
【参考文献】：
期刊论文
[1]国产化通用测试平台的研制建设[J]. 王绪飞. 电子世界. 2013(14)
[2]FPGA跨时钟域亚稳态研究[J]. 周伟,杜玉晓,杨其宇,张育俊,曾浩. 电子世界. 2012(03)
[3]嵌入式UART的设计及FPGA验证[J]. 朱勤,钱敏,杨翠军,朱静. 通信技术. 2012(01)
[4]基于CPCI与LPC总线的主板BIT设计[J]. 王凡,胡晓吉,王有为,张雷. 计算机工程与设计. 2011(08)
[5]Z85230在机车串行总线设计中的应用[J]. 邓亚波,杜庆,言凯. 铁道机车车辆. 2011(02)
[6]基于ATmega1280的车载卫星天线控制系统[J]. 杨晓刚,李正明. 信息技术. 2010(08)
[7]高速数字电路设计中电源完整性分析[J]. 李琳琳. 火控雷达技术. 2010(02)
[8]基于EP1C3T144C8的FPGA的开发板设计[J]. 刘辉. 电子技术. 2009(01)
[9]基于FPGA的串口通讯设计[J]. 郭树涛,靖永志. 北京电子科技学院学报. 2006(04)
[10]同步异步通信转换的CPLD/FPGA设计[J]. 田小芳,熊超,陆起涌. 微型电脑应用. 2005(10)
硕士论文
[1]军工产品研发项目管理全过程风险控制研究[D]. 许标.武汉理工大学 2013
[2]一种通用雷达自动化测试设备的研究及其应用[D]. 钟志华.哈尔滨工程大学 2011
[3]武器装备系统测试过程建模与管理系统研究[D]. 王伟.北京交通大学 2012
[4]基于CompactPCI总线的多功能串行通信接口设计[D]. 张国伟.电子科技大学 2011
[5]基于CPCI总线的数字I/O设计[D]. 杨仕东.电子科技大学 2011
[6]某军用电子模块通用自动化测试系统的研究与开发[D]. 张志华.浙江大学 2007
[7]基于FPGA的PCI主从接口的设计[D]. 刘道煦.电子科技大学 2006
本文编号：2979006
【文章来源】：中国科学院大学(中国科学院人工智能学院)北京市
【文章页数】：114 页
【学位级别】：硕士
【部分图文】：
亚稳态产生原理
图 2-1 亚稳态产生原理寄存器 Q 端产生的波形在稳定下线路上的其它数字部件的判断出现判断变得混乱。应用设计中，有时会出现一个可 FP与核心模块的数据传输是跨时钟域对产生的错误不敏感，就要正确定口【21】。在现实应用中，控制总线、对上述复杂的情况，主要有 3 种法，其余 2 种方法为握手协议和两先进先出的电路【22】，可以在不同跨作用。异步 FIFO 通常用于时钟域两个时钟之间，也就是读写时钟域
图 2-3 UART 标准数据格式UART 协议具有 5 个特点：1）UART 协议适用于实现设备之间的低速通信；2）在数据通信时，不必同时发送时钟；3）UART 协议的标准格式由空闲位、起始位、数据位、校验位和停止位构成；4）通过设置起始位为逻辑“0”来实现两端通信的同步；5）接收器通常使用波特率 16 倍的采用时钟对发送过来的数据进行采样，采样 16 次会后，选取中间的三个值。2.4.2 HDLC 协议HDLC 是由国际标准化组织（ISO）根据 IBM 公司提出的 SDLC（SynchronouData Link Control）协议扩展开发而成的高级数据链路控制规程。是一种同步传输数据、面向比特的数据链路控制协议。HDLC 该协议不依赖于任何一种字符编码集；采用全双工通信模式，具有较
【参考文献】：
期刊论文
[1]国产化通用测试平台的研制建设[J]. 王绪飞. 电子世界. 2013(14)
[2]FPGA跨时钟域亚稳态研究[J]. 周伟,杜玉晓,杨其宇,张育俊,曾浩. 电子世界. 2012(03)
[3]嵌入式UART的设计及FPGA验证[J]. 朱勤,钱敏,杨翠军,朱静. 通信技术. 2012(01)
[4]基于CPCI与LPC总线的主板BIT设计[J]. 王凡,胡晓吉,王有为,张雷. 计算机工程与设计. 2011(08)
[5]Z85230在机车串行总线设计中的应用[J]. 邓亚波,杜庆,言凯. 铁道机车车辆. 2011(02)
[6]基于ATmega1280的车载卫星天线控制系统[J]. 杨晓刚,李正明. 信息技术. 2010(08)
[7]高速数字电路设计中电源完整性分析[J]. 李琳琳. 火控雷达技术. 2010(02)
[8]基于EP1C3T144C8的FPGA的开发板设计[J]. 刘辉. 电子技术. 2009(01)
[9]基于FPGA的串口通讯设计[J]. 郭树涛,靖永志. 北京电子科技学院学报. 2006(04)
[10]同步异步通信转换的CPLD/FPGA设计[J]. 田小芳,熊超,陆起涌. 微型电脑应用. 2005(10)
硕士论文
[1]军工产品研发项目管理全过程风险控制研究[D]. 许标.武汉理工大学 2013
[2]一种通用雷达自动化测试设备的研究及其应用[D]. 钟志华.哈尔滨工程大学 2011
[3]武器装备系统测试过程建模与管理系统研究[D]. 王伟.北京交通大学 2012
[4]基于CompactPCI总线的多功能串行通信接口设计[D]. 张国伟.电子科技大学 2011
[5]基于CPCI总线的数字I/O设计[D]. 杨仕东.电子科技大学 2011
[6]某军用电子模块通用自动化测试系统的研究与开发[D]. 张志华.浙江大学 2007
[7]基于FPGA的PCI主从接口的设计[D]. 刘道煦.电子科技大学 2006
本文编号：2979006
本文链接：https://www.wllwen.com/kejilunwen/jingguansheji/2979006.html
