引信高频脉冲编码信号测试装置优化

发布时间：2021-05-17 10:44

　　针对频率高、速度快、有限空间等恶劣环境,目前还不能精确测得引信系统输出高频脉冲编码信号的问题,提出了一种基于高速数据采集存储技术的高频脉冲编码信号采集存储测试装置。该装置通过阻抗匹配设计解决了消顶现象,对高速ADC综合选型,提高了采样精度,并且解决了时钟抖动引起的低信噪比问题。以FPGA作为主控制器,采用FPGA+SSRAM+Flash架构,将采到的数据缓存到SSRAM中,采集完成后再转存入Flash避免了存储过程中丢点情况。考虑到电磁干扰,对匹配网络进行了仿真。仿真试验结果表明,测试装置采样速度可达500 MHz,采样精度为12 bit,且能稳定采集,信号完整性良好,满足测试装置对脉冲信号的采集存储要求,具有一定的使用价值。 

【文章来源】：探测与控制学报. 2020,42(02)北大核心CSCD

【文章页数】：6 页

【文章目录】：
0 引言
1 高速数据采集技术
2 基于高速数据采集存储技术的测试装置
    2.1 测试装置总体方案
    2.2 测试装置硬件电路设计
        2.2.1 信号的衰减
        2.2.2 阻抗变换与优化仿真
        2.2.3 高速ADC
        2.2.4 FPGA主控电路设计
        2.2.5 存储器选型及时序仿真
3 实测采集数据结果分析
4 结论


【参考文献】：
期刊论文
[1]示波器探头的使用及测量结果误差分析[J]. 沈春阳.  现代工业经济和信息化. 2018(14)
[2]基于FPGA和NAND Flash的便携式信号采集系统设计[J]. 周浩,王浩全,任时磊.  电子技术应用. 2018(09)
[3]高频编码信号采集与存储系统研究[J]. 李宇超,谢锐.  电子器件. 2016(06)
[4]基于三轴加速度传感器的弹载存储测试装置[J]. 张亮,张振海,李科杰,李治清.  探测与控制学报. 2016(02)
[5]基于FPGA的高速数据采集存储系统设计[J]. 任勇峰,张凯华,程海亮.  电子器件. 2015(01)

硕士论文
[1]高速ADC测试平台的设计与实现[D]. 陈颜积.东南大学 2016
[2]基于FPGA的数据高速采集系统设计[D]. 赵华影.浙江理工大学 2015



本文编号：3191624