处理器模拟加速技术研究及实现

发布时间：2017-10-11 08:26

  本文关键词：处理器模拟加速技术研究及实现

  更多相关文章： 模拟器 存储空间 页链表

【摘要】：在研究体系结构的过程中,模拟器凭借其开发周期短、实现简单以及可以较好符合真实硬件设计等众多优点受到工业界和学术界的青睐。处理器模拟器是软件模拟器中最常见、应用最广泛的一类,而存储系统又是处理器模拟器中非常关键的部件,由于实际程序中访存指令通常占的比例比较大,在模拟器运行过程中,对存储系统的访问非常频繁,因此,存储系统的模拟加速技术对模拟器的性能有着直接的重要影响。本论文基于AT697平台,对处理器模拟器中的存储系统的模拟加速技术进行研究,研究目标是设计并实现空间开销小,且访问速度快的模拟技术。所完成的主要工作如下:(1)提出一个基于分页的模拟机制,以节省模拟大地址空间时所需的空间开销。由于AT697系统的地址空间很大,很难直接对整个地址空间进行完整模拟,我们将操作系统中的虚实地址转换机制创新性地应用到内存模拟中,提出一个基于分页机制的存储空间模拟方案,即只需对程序中真正访问过的地址空间进行模拟,从而大大减少了模拟所需的空间开销。(2)采用多级分页的模拟机制,进一步加速模拟性能。简单的一级分页机制会引入较多的链表查找操作,这使得访存操作模拟中的地址转换操作较慢,通过多级分页机制可以减少或者避免链表查找的过程,提高地址转换的速度,从而提高访存操作模拟速度。实验结果表明,采用两级分页机制后,比一级分页机制的性能平均提高了12.8%。(3)采用静态模拟和动态分页模拟相结合的混合模拟技术,以进一步加快对常用地址空间的模拟速度。由于很多处理器都具有对经常访问的地址空间相对固定的特点,对这部分常用地址空间采用静态的直接模拟技术,即存储空间访问不经过页映射表转换,从而提高了模拟执行速度。而对于其他不频繁访问的地址空间,则采用动态分页的模拟机制,从而节省了存储空间。实验结果表明,使用混合模拟技术,模拟性能平均提高了14.8%,较两级分页机制效果更好。
【关键词】：模拟器 存储空间 页链表
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TP332
，

本文编号：1011508