C8051F微控制器数字外设设计与集成

发布时间：2017-10-16 07:02

  本文关键词：C8051F微控制器数字外设设计与集成

  更多相关文章： C8051F微控制器 外设子系统 定向激励 FPGA原型验证

【摘要】：随着科学技术的发展,微电子工艺水平的不断提升,微控制器产业也以惊人的速度发展,从最初的4位逐步发展至目前高性能的64位,并且在面积、速度和可靠性等方面均有了质的提升。尽管如此,由于面积和成本方面的巨大优势,兼具性价比和可靠性的八位微控制器仍在特定的应用环境中被广泛使用。在八位微控制器领域,C8051F系列为其经久不衰的典型代表。它具有微型化、高稳定性和良好的兼容性等优点,在测控、仪表、自动化控制、智能接口等工业领域有着非常广泛的应用。随着实际应用场景复杂度的不断增加,微控制器需要与越来越多的外部设备建立通信,协同工作,因此,对微控制器的可扩展性提出了更高的要求。如何设计功能完备的数字外设子系统,为微控制器提供强大的外设资源保证其操作的灵活性和可拓展性,是在微控制器研发过程中越来越重要的技术难点。本文首先根据C8051F芯片手册中数字外设部分各个组件的功能要求,对数字外设进行了整体的模块划分,确定了各部分的设计思路和设计方法,完成了C8051F微控制器数字外设子系统的RTL代码设计工作。外设子系统主要包括串行数据端口UART、串行外设总线SPI、系统管理总线SMBus、定时/计数器,可编程计数器阵列PCA、交叉开关优先级译码器,以及用于内核与外设之间通信的SFR总线。在外设子系统RTL级代码编写完成之后,本文对实验室已有的微控制器内核与外设子系统进行了集成和调试。在此基础上,制定了详细的验证计划并搭建了一个面向定向激励的验证平台。在完成对所有外设部分的系统级功能仿真之后,采用基于Xilinx Zynq-7000的FPGA开发板Zedboard,对整个微控制器系统进行FPGA原型验证。以FPGA芯片为载体,将微控制器系统IP核下载到FPGA开发板中,经过FPGA综合后的最大频率可达104MHz。在该系统上,运行实际的C应用程序,包括复杂数学函数的计算,流水灯的实现,PWM波的生成,FFT算法的实现等,通过UART端口将处理结果回传给上位机,结合Chipscope抓取到的信号波形与预期测试结果进行比对。经验证,所有运行的应用程序均能得到正确的结果。其中,在FFT算法实现的应用中,总代码覆盖率达到71%,未覆盖的模块均通过了相应的焦点验证。验证结果表明微控制器系统的内核与外设均能工作正常,能正确处理相关应用程序,满足项目需求。
【关键词】：C8051F微控制器 外设子系统 定向激励 FPGA原型验证
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TP332
【目录】：

• 摘要5-6
• ABSTRACT6-11
• 符号对照表11-12
• 缩略语对照表12-16
• 第一章 绪论16-20
• 1.1 论文选题背景16
• 1.2 微控制器的发展16-17
• 1.3 C8051F微控制器的技术特点分析17-18
• 1.4 本论文内容安排18-20
• 第二章 C8051F微控制器的基本组成及数字外设的架构分析20-34
• 2.1 C8051F微控制器的基本结构20-22
• 2.2 数字外设子系统组成22-23
• 2.3 外设子系统各组件及相关SFR说明23-33
• 2.3.1 SMBus总线23-25
• 2.3.2 UART端口25-28
• 2.3.3 SPI总线28-30
• 2.3.4 PCA可编程计数器阵列30-32
• 2.3.5 定时/计数器32-33
• 2.4 本章小结33-34
• 第三章 数字外设系统的设计34-56
• 3.1 数字外设系统总体设计方案34-35
• 3.2 SMBUS总线设计35-42
• 3.2.1 SMBus总线时序关系35-36
• 3.2.2 SMBus RTL设计36-38
• 3.2.3 SMBus的状态机设计38-42
• 3.3 UART端口设计42-47
• 3.3.1 UART端口时序关系42-44
• 3.3.2 发送模块RTL设计44-46
• 3.3.3 接收模块RTL设计46
• 3.3.4 UART的多机通信模块RTL设计46-47
• 3.4 SPI总线设计47-50
• 3.4.1 SPI总线时序关系47-48
• 3.4.2 SPI总线RTL设计48-50
• 3.5 PCA设计50-52
• 3.5.1 PCA定时/计数器RTL设计50
• 3.5.2 PCA捕捉/比较模块RTL设计50-52
• 3.6 定时/计数器设计52-54
• 3.6.1 timer0/1 RTL设计53
• 3.6.2 timer2/4 RTL设计53-54
• 3.6.3 timer3 RTL设计54
• 3.7 交叉开关设计54-55
• 3.8 本章小结55-56
• 第四章 基于FPGA的系统级集成与验证56-78
• 4.1 内核与外设的通信机制56-58
• 4.1.1 SFR总线设计方案56-57
• 4.1.2 SFR总线时序关系57-58
• 4.2 内核与外设的集成58-61
• 4.3 验证计划与验证方法61-63
• 4.3.1 验证计划61-63
• 4.3.2 验证方法63
• 4.4 外设子系统功能验证63-70
• 4.4.1 SMBus功能验证64-65
• 4.4.2 UART功能验证65-67
• 4.4.3 SPI功能验证67
• 4.4.4 PCA功能验证67-68
• 4.4.5 定时/计数器功能验证68-69
• 4.4.6 交叉开关功能验证69-70
• 4.5 基于FPGA的系统级原型验证70-77
• 4.5.1 FPGA原型验证概述70
• 4.5.2 验证平台的FPGA移植70-71
• 4.5.3 FPGA系统级应用验证方案71-73
• 4.5.4 复杂数学函数的FPGA原型验证73
• 4.5.5 中断实现流水灯73-74
• 4.5.6 微控制器通过UART向PC发送数据74
• 4.5.7 产生PWM波74-75
• 4.5.8 微控制器通过SPI向外围设备发送数据75
• 4.5.9 基于C8051F的FFT算法实现75-77
• 4.6 本章小结77-78
• 第五章 总结与展望78-80
• 参考文献80-82
• 致谢82-84
• 作者简介84-85

【参考文献】

中国期刊全文数据库 前10条

1 张术利;刘忻;;基于FPGA的SoC原型验证的设计与实现[J];电子技术;2011年05期

2 张洪辉;黎海文;高春海;吴一辉;宣明;;面向小型全自动生化分析仪的同步可靠的UART通信[J];电子技术应用;2010年01期

3 朱萍;宋杰;;基于查询方式的C8051F处理器SMBus的应用研究[J];计算机与现代化;2009年11期

4 黄慧;张庆武;殷兴辉;;基于C8051F020的PWM输出频率分析[J];数据采集与处理;2009年S1期

5 于海;樊晓桠;张盛兵;;32位RISC微处理器FPGA验证平台设计与实现[J];计算机工程与应用;2007年05期

6 章_g;陆斌;李军;;基于C8051F064混合信号微控制器的SMBus应用[J];电力自动化设备;2007年02期

7 何伟;张多利;周萌;高明伦;;SoC验证环境搭建方法的研究[J];中国集成电路;2006年08期

8 丰玉田;付宇卓;赵峰;;大规模SoC设计中的高效FPGA验证技术的研究与实现[J];电子技术应用;2006年02期

9 冯达,吴星明;基于C8051F SPI接口液晶触摸屏的控制设计[J];微计算机信息;2005年07期

10 肖达 ,李清宝 ,白燕;利用微处理器实现ASIC芯片设计的功能验证[J];微计算机信息;2005年04期

，

本文编号：1041264