一种用于FPGA的可配置存储器设计

发布时间：2017-10-16 16:21

  本文关键词：一种用于FPGA的可配置存储器设计

  更多相关文章： 块存储器 现场可编程门阵列 可配置 存储器 时序控制 配置电路

【摘要】：设计了一种用于FPGA中的同步、双端口、容量为4kbit、可配置的存储器模块(Block RAM,BRAM)。BRAM以阵列形式内嵌在FPGA内部,是FPGA的主要模块之一。该BRAM可实现1、2、4、8、16bit 5种不同的数据位宽,且具有数据初始化及回读验证的功能。本文分别对BRAM的逻辑层、配置层、布线层进行了描述,重点介绍了逻辑层中时序控制电路和配置层中配置电路的结构和实现方法。基于0.18μm 5层金属SOI CMOS工艺完成BRAM设计实现,并对BRAM进行了仿真,功能仿真结果符合时序控制电路和配置电路的预期设计目标,性能仿真表明其工作频率可达200 MHz。
【作者单位】： 中国科学院微电子研究所;
【关键词】： 块存储器 现场可编程门阵列 可配置 存储器 时序控制 配置电路
【分类号】：TN791;TP333
【正文快照】： 引言随着半导体工艺技术的发展,晶体管的特征尺寸不断缩减,FPGA中集成的IP核种类和数量不断增加,使得FPGA的性能越来越强。FPGA主要由编程模块(Programmable module,PGM)、可配置逻辑模块(Configurable logic block,CLB)、输入输出模块(Input output block,IOB)、数字时钟管理

【相似文献】

中国期刊全文数据库 前3条

1 王鹏;吕志刚;杜卫东;;基于FPGA与ARM的多路时序控制系统设计与实现[J];计算机测量与控制;2012年06期

2 赵春雷;白连红;徐澍;;基于CPLD的CCD时序控制设计[J];吉林建筑工程学院学报;2008年03期

3 ;[J];;年期

中国重要会议论文全文数据库 前1条

1 殷勤;陈彬;周璧华;汪莹;周许申;;基于CPLD技术的数字时序控制电路设计[A];2008中国仪器仪表与测控技术进展大会论文集（Ⅲ）[C];2008年

，

本文编号：1043702