众核处理器的并行编程模型性能分析与优化

发布时间：2017-10-19 13:07

  本文关键词：众核处理器的并行编程模型性能分析与优化

  更多相关文章： 众核处理器 并行编程 任务并行 性能分析 调度框架

【摘要】：随着集成电路制造工艺的进步和需求推动,单片处理器包含的内核数量将呈现持续增长趋势,未来处理器芯片将集成上百乃至上千或者更多的处理器核,这类处理器通常被称为众核(Many-core)处理器。尽管并行编程、编译技术及并行编程模型经历了几十年的发展历程,但与硬件技术快速发展相比,软件技术进展迟缓。众核技术的快速发展,给并行应用的开发、并行编程模型、编译技术研究提出严峻挑战。一方面,众核并行编程难度大。与传统串行程序相比,针对众核处理器并行编程不仅需要考虑模块划分、逻辑结构和程序控制,而且需要考虑数据划分、线程同步、数据共享等一系列问题。在串行程序设计尚存在很多问题和挑战的情况下,实现针对众核处理器的高效并行编程将更加困难。因此,通过对现有并行编程模型在众核系统上进行性能分析,减少串行应用向众核系统并行程序转化的复杂度,能够实现众核系统的最大化并行性。另一方面,在众核系统上进行性能调优困难。随着处理器技术的不断发展,众核处理器片内核规模数日益庞大,如何确保应用程序性能和资源优化利用面临越来越多的挑战。特别是,基于异构众核的新型计算机系统,其结构更为复杂,当出现性能问题时,难以快速地定位问题并进行调优。此外,由于异构众核设计的特殊性,通过将大量硬件资源显式地交由软件管理,使得系统的性能更加依赖于软件实现技术。因此,如果不考虑众核处理器系统的特点,直接将传统优化方法应用到众核处理器系统中,势必会造成众核处理器的性能优势不能得到充分发挥,最终严重影响应用程序的执行效率。本论文围绕众核系统结构并行编程模型展开研究,探索在众核系统结构上提升并行编程模型性能的调度优化方法。首先介绍了几种典型众核并行编程模型;其次通过大量实验对其实际性能进行详细分析,并归纳总结出众核并行编程模型实际面临的性能优化难点问题;最后选择众核系统并行编程模型的调度问题作为切入点,基于动态控制和反馈理论,对资源分配、任务执行和运行时系统等功能进行了重组整合,提出了自适应调度模型框架A-SYS系统。
【关键词】：众核处理器 并行编程 任务并行 性能分析 调度框架
【学位授予单位】：郑州大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TP332
【目录】：

• 摘要4-5
• Abstract5-11
• 1 引言11-20
• 1.1 研究背景11-12
• 1.2 研究现状12-17
• 1.2.1 自动并行化技术12-13
• 1.2.2 新型并行编程模型13-14
• 1.2.3 扩展现有编程语言的编程模型14-17
• 1.3 论文的主要工作17-18
• 1.4 论文的组织结构18-20
• 2 相关技术介绍20-33
• 2.1 众核处理器20-24
• 2.1.1 众核处理器概述20-21
• 2.1.2 众核处理器发展21-22
• 2.1.3 众核处理器体系架构22-24
• 2.2 并行编程模型24-28
• 2.2.1 过程交互方式25-27
• 2.2.2 问题分解方式27-28
• 2.3 性能指标28-31
• 2.3.1 加速比28-30
• 2.3.2 Amdahl定律30
• 2.3.3 内存利用率30-31
• 2.3.4 CPU利用率31
• 2.3.5 系统吞吐量31
• 2.4 本章小结31-33
• 3 典型任务并行编程模型分析33-41
• 3.1 Cilk编程模型33-34
• 3.2 TBB编程模型34-35
• 3.3 OpenMP编程模型35-36
• 3.4 实验及分析36-39
• 3.4.1 实验环境36-37
• 3.4.2 实验结果37-39
• 3.4.3 实验结论39
• 3.5 本章小结39-41
• 4 任务并行编程模型自适应调度算法41-52
• 4.1 细粒度任务并行编程模型41-42
• 4.2 A-SYS框架42-44
• 4.3 A-SYS运行时资源自适应调节44-46
• 4.4 实验及分析46-51
• 4.4.1 实验环境46-47
• 4.4.2 实验内容47-50
• 4.4.3 实验结论50-51
• 4.5 本章小结51-52
• 5 总结与展望52-54
• 5.1 总结52-53
• 5.2 展望53-54
• 参考文献54-57
• 个人简历57-58
• 在学期间发表的学术论文58-59
• 致谢59

【相似文献】

中国期刊全文数据库 前10条

1 董仁举;祝永志;;并行编程模型的研究与发展[J];计算机技术与发展;2011年01期

2 王蕾;崔慧敏;陈莉;冯晓兵;;任务并行编程模型研究与进展[J];软件学报;2013年01期

3 胡晨骏;王晓蔚;;基于多核集群系统的并行编程模型的研究[J];计算机技术与发展;2008年04期

4 王文义;王晗;;基于多核与众核结构的并行编程模型研究[J];中原工学院学报;2014年03期

5 李桂君;祝永志;;基于多核集群系统的并行编程模型的研究与实现[J];电脑知识与技术;2013年10期

6 李文敬;李双;元昌安;廖伟志;;基于多核机群的事务内存并行编程模型的研究[J];小型微型计算机系统;2014年08期

7 于方;;多核多线程并行编程模型研究及应用[J];阴山学刊(自然科学);2012年02期

8 周锋;李旭伟;;一种改进的MapReduce并行编程模型[J];科协论坛(下半月);2009年02期

9 刘颖;吕方;王蕾;陈莉;崔慧敏;冯晓兵;;异构并行编程模型研究与进展[J];软件学报;2014年07期

10 王惠春;朱定局;曹学年;樊建平;;基于SMP集群的混合并行编程模型研究[J];计算机工程;2009年03期

中国博士学位论文全文数据库 前1条

1 陈榕;多核环境下面向数据并行编程模型的性能和可伸缩性研究[D];复旦大学;2011年

中国硕士学位论文全文数据库 前10条

1 吴保东;众核处理器的并行编程模型性能分析与优化[D];郑州大学;2015年

2 伊君翰;基于多核的并行编程模型[D];复旦大学;2008年

3 李婷;一种平台无关的并行编程模型的设计与实现[D];中国科学技术大学;2014年

4 孙超;面向强数据依赖型应用的并行编程模型研究[D];天津大学;2012年

5 李泉龙;并行编程模型的确定性的证明方法及其应用[D];中国科学技术大学;2014年

6 刘哲雨;一种基于制导的并行编程模型及可视化交互式界面的研究[D];吉林大学;2015年

7 周梦;基于多核嵌入式DSP的并行编程模型研究[D];西安电子科技大学;2014年

8 陈波;基于CPU-GPU异构平台的性能优化及多核并行编程模型的研究[D];中国科学技术大学;2011年

9 郑凌;基于CPU-FPGA的异构多核系统设计及并行编程模型研究[D];西安电子科技大学;2014年

10 余村;低功耗音频DSP并行编程环境设计与实现[D];上海交通大学;2013年

，

本文编号：1061254