一种基于STT-RAM的高速缓存设计

发布时间：2017-10-25 06:35

  本文关键词：一种基于STT-RAM的高速缓存设计

  更多相关文章： STT-RAM 混合缓存 分区 替换策略

【摘要】：新型非易失存储技术相比于传统DRAM和SRAM具有高集成度、低功耗和非易失性等优点,有望在存储系统领域引起巨大的变革并为计算机存储技术的发展和存储能效的提高带来新的契机。STT-RAM作为其中一种,与其他非易失存储器件相比具有读写速度快、存储密度高、寿命较长等优点,是取代SRAM用于高速缓存技术的很好的选择。本文针对使用STT-RAM重构高速缓存进行了分析和研究,主要内容包括:(1)介绍了高速缓存在计算机系统中的重要作用,以及其对计算机性能的影响。介绍了STT-RAM在存储密度、读写延时、读写功耗等方面的优缺点。分析了将STT-RAM用于构建高速缓存的优势以及需要解决的问题。(2)针对STT-RAM构造的缓存与SRAM缓存相比具有写延时过长、写能量过高、写寿命过短的问题,提出了能够有效利用STT-RAM容量大及SRAM速度快两方面优势的缓存架构及替换策略。由于该架构在大幅度提高缓存性能的同时会导致的对STT-RAM区域过多的写操作,从而产生动态功耗较高、写寿命有限的问题。针对这两个问题本文分别提出了写前读及缓存动态重构的优化设计,通过减少STT-RAM区域的写操作及静态功耗,降低这两个问题对系统性能-功耗表现的影响。(3)设计了一系列的仿真实验,用仿真工具搭建了仿真平台对提出的高速缓存设计进行了仿真验证,对所提出的高速缓存设计在寿命、性能、功耗、功耗延时积等方面与前人提出的分区混合缓存(RHCA)进行了对比。本文的创新之处在于针对STT-RAM读写延时不一致以及其与SRAM读写速度有较大差异、写能量高及写寿命有限的特点,提出了适合于STT-RAM的高速缓存架构及优化设计。
【关键词】：STT-RAM 混合缓存 分区 替换策略
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TP333
【目录】：

• 摘要9-10
• ABSTRACT10-11
• 第一章 绪论11-18
• 1.1 课题背景及研究意义11-14
• 1.1.1 多级缓存结构11-12
• 1.1.2 新型非易失存储技术12-14
• 1.2 国内外研究现状14-16
• 1.2.1 STT-RAM的研究现状14
• 1.2.2 混合缓存的研究现状14-16
• 1.3 本课题研究内容及论文结构16-18
• 第二章 STT-RAM及缓存的基本原理18-28
• 2.1 引言18
• 2.2 STT-RAM的基本原理18-20
• 2.3 高速缓存的原理及性能指标20-27
• 2.3.1 高速缓存的原理20-21
• 2.3.2 缓存设计的关键问题分析21-24
• 2.3.3 缓存性能指标24-27
• 2.4 小结27-28
• 第三章 基于STT-RAM高速缓存的架构设计28-54
• 3.1 引言28
• 3.2 仿真环境28-34
• 3.2.1 仿真工具28-32
• 3.2.2 仿真环境32-34
• 3.3 基于STT-RAM的高速缓存特性分析34-37
• 3.3.1 STT-RAM用于缓存的性能分析34-35
• 3.3.2 STT-RAM用于缓存的命中率分析35-36
• 3.3.3 STT-RAM用于缓存的功耗分析36-37
• 3.4 基于STT-RAM的高速缓存架构设计37-50
• 3.4.1 分区缓存架构37-41
• 3.4.2 读写缓存数据替换策略41-50
• 3.5 读写缓存架构仿真分析50-53
• 3.5.1 仿真设计50-51
• 3.5.2 仿真结果分析51-53
• 3.6 小结53-54
• 第四章 基于STT-RAM高速缓存的优化设计54-73
• 4.1 引言54
• 4.2 基于STT-RAM高速缓存的长寿命设计54-63
• 4.2.1 选择性写前读策略54-56
• 4.2.2 SRW的结构56-57
• 4.2.3 SRW的实现57-60
• 4.2.4 选择性写前读STT-RAM模型60-61
• 4.2.5 SRW对高速缓存的影响61-63
• 4.3 基于STT-RAM高速缓存的低功耗设计63-69
• 4.3.1 动态重构混合缓存的硬件结构64-65
• 4.3.2 DRHC重构设计65-66
• 4.3.3 独立潜在命中计数策略66-67
• 4.3.4 DRHC对高速缓存的影响67-69
• 4.4 优化后仿真分析69-72
• 4.4.1 高速缓存的寿命70
• 4.4.2 高速缓存的性能70-71
• 4.4.3 高速缓存的功耗71
• 4.4.4 高速缓存的功耗延时积71-72
• 4.5 本章小结72-73
• 结束语73-75
• 本文的主要工作73
• 存在的问题73-74
• 未来研究展望74-75
• 致谢75-76
• 参考文献76-80
• 作者在学期间取得的学术成果80

【相似文献】

中国期刊全文数据库 前10条

1 崔昌栋;鞠大鹏;李兆麟;;采用路选择技术实现的低功耗高速缓存设计[J];清华大学学报(自然科学版);2007年01期

2 陈黎明;邹雪城;雷擰铭;刘政林;;动态可重构高速缓存结构的研究与设计[J];微电子学;2007年06期

3 黄涛;王晶;管雪涛;钟祺;王克义;;一种降低末级高速缓存污染的软件控制插入策略[J];电子学报;2012年12期

4 孙丕恕,辛卫华;高速缓存386系统的实现[J];小型微型计算机系统;1989年09期

5 徐景村,何培斌;微机高速缓存系统组织与数据更新探讨[J];山东师大学报(自然科学版);1998年01期

6 周全营;计算机存储系统的高速缓存[J];郑州纺织工学院学报;1999年S1期

7 吴英杰,王晓东;理想高速缓存模型及其高效算法研究[J];福州大学学报(自然科学版);2004年04期

8 胡泽林;张云泉;;高速缓存优化的并行连接算法[J];计算机工程与设计;2009年20期

9 刘娟;共享外部超高速缓存的双处理机块的设计和实施[J];航空计算技术;1998年01期

10 ;iCache提速详解[J];每周电脑报;2000年12期

中国重要会议论文全文数据库 前1条

1 高欣;刘衡竹;张波涛;;高速缓存优化研究与设计[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集（A辑）[C];2011年

中国重要报纸全文数据库 前10条

1 飞思卡尔半导体公司汽车和标准产品部Johann Holzmann;利用高速缓存体系结构进行汽车引擎嵌入式控制[N];中国电子报;2005年

2 杨阿昭;ECDN 提高网络性能[N];中国计算机报;2002年

3 宋占川;Oracle服务器性能调整攻略[N];计算机世界;2003年

4 高明云;高速缓存技术实现更快内容传输[N];人民邮电;2003年

5 山枫;趋势科技利用高速缓存方案 企业防毒性能长5倍[N];中国计算机报;2002年

6 陈怡均 DigiTimes;IBM研发新DRAM电路[N];电子资讯时报;2007年

7 本报记者 武汉;来跟着我的节拍[N];网络世界;2003年

8 小溪综合编译;新一代视频游戏机上演三国大战[N];计算机世界;2006年

9 ;显卡术语释义[N];电脑报;2002年

10 山东财政学院 杨晓红;为电子商务站点加速[N];计算机世界;2000年

中国博士学位论文全文数据库 前2条

1 方磊;适用于多/众核系统的智能目录高速缓存[D];浙江大学;2014年

2 隋秀峰;高性能微处理器中自适应高速缓存管理策略研究[D];中国科学技术大学;2010年

中国硕士学位论文全文数据库 前10条

1 孙传伟;CPU-GPU融合架构上共享Cache的动态划分技术[D];中国科学技术大学;2015年

2 段广山;片上高速缓存可靠性研究[D];南京大学;2014年

3 孙越;5G网络中高速缓存存储器的配置方案[D];南昌大学;2016年

4 王明乾;一种基于STT-RAM的高速缓存设计[D];国防科学技术大学;2014年

5 冷冰;基于路访问轨迹和路休眠的高速缓存低功耗研究[D];浙江大学;2012年

6 吴英杰;充分利用高速缓存的高效算法研究[D];福州大学;2004年

7 梁静;基于路预测访问的低功耗高速缓存设计研究[D];浙江大学;2012年

8 赵彩;基于混合纠错码的可容错性高速缓存研究[D];浙江大学;2015年

9 陈石坤;多核处理器中CACHE一致性协议研究和实现[D];国防科学技术大学;2005年

10 姜彩萍;互联网高速缓存系统构建和性能分析[D];吉林大学;2004年

，

本文编号：1092515