ZW100 DSP内核设计与实现

发布时间：2017-10-30 18:26

  本文关键词：ZW100 DSP内核设计与实现

  更多相关文章： DSP 超标量 指令级并行 SIMD ALU MAC

【摘要】：数字信号处理器(Digital Signal Processor,DSP)是一种针对数字信号处理的专用微处理器,其在数字信号的域变换、滤波、压缩、识别等方面具有明显优势。随着信息处理技术的高速发展,对DSP的性能要求越来越高,提升指令级并行处理能力是提高DSP性能的有效手段,超标量结构是目前实现指令级并行的主流技术之一。ZW100 DSP核采用超标量结构,具有数据存取和数据运算两条并行的流水线,支持单周期并行执行2条指令。DSP核中包含数据运算和数据存取两个并行的处理单元,支持单周期并行执行数据运算和数据存取操作。数据运算单元中包含指令译码模块、指令控制模块、算术逻辑单元(ALU)、乘加运算模块(MAC)等子模块,其中乘加运算模块中包含4个16bit的乘法器和2个64bit的ACC,支持SMD操作,支持单指令并行执行4组16bit或2组32bit的乘加操作。数据存取单元中包含存取译码模块、存取控制模块、地址运算模块(AALU)、地址生成模块等子模块。ZW100 DSP支持16-bit及32-bit指令编码格式,所有指令均支持32-bit指令编码。16-bit指令编码是32-bit指令编码的一个子集。这一编码方式能提高代码密度,显著降低代码空间需求及系统需求,降低系统功耗。ZW100DSP核的工作频率最高可达500MHz,处理能力可达2GMACs。ZW100DSP处理器面向主流的数字信号处理应用市场,如无线和有线通信、音视频多媒体信号处理、语音信号处理、高清晰度图象处理等应用。对于计算能力有很高需求的信号处理应用,ZW100DSP提供高计算性能、低功耗以及极高代码密度。
【关键词】：DSP 超标量 指令级并行 SIMD ALU MAC
【学位授予单位】：东南大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TP332
【目录】：

• 摘要4-5
• ABSTRACT5-8
• 第一章 绪论8-14
• 1.1 研究背景与意义8
• 1.2 国内外研究现状与发展趋势8-11
• 1.3 本文研究内容和指标要求11
• 1.4 论文组织结构11-14
• 第二章 ZW100DSP核体系架构14-28
• 2.1 ZW100指令集概述14-19
• 2.1.1 指令类型划分14-15
• 2.1.2 指令语法15-16
• 2.1.3 指令编码设计16-18
• 2.1.4 指令时序18-19
• 2.2 ZW100DSP核整体架构19-22
• 2.2.1 ZW100DSP核结构框图19-20
• 2.2.2 ZW100DSP核关键特征20-21
• 2.2.3 寄存器结构21
• 2.2.4 数据类型21-22
• 2.2.5 数据格式22
• 2.3 中断与陷阱22-25
• 2.3.1 中断处理系统22-24
• 2.3.2 陷阱处理系统24-25
• 2.3.3 中断与陷阱响应优先级顺序25
• 2.4 片上调试系统25-26
• 2.5 设计方法与工具流程26-27
• 2.5.1 设计方法26
• 2.5.2 工具流程26-27
• 2.6 本章小结27-28
• 第三章 处理模块设计28-46
• 3.1 处理模块功能28-29
• 3.2 指令取指模块29
• 3.3 数据存取模块29-35
• 3.3.1 存取控制通路31-33
• 3.3.2 存取数据通路33-35
• 3.4 数据运算模块35-45
• 3.4.1 指令译码单元36-37
• 3.4.2 指令控制单元37
• 3.4.3 数据前推逻辑37-39
• 3.4.4 算术逻辑单元39-43
• 3.4.5 乘加运算单元43-45
• 3.5 本章小结45-46
• 第四章 流水线控制模块设计46-58
• 4.1 流水线技术46-48
• 4.1.1 超标量技术46-47
• 4.1.2 超长指令字技术47-48
• 4.1.3 ZW100DSP流水线设计48
• 4.2 流水线事件处理模块48-57
• 4.2.1 模块功能48-49
• 4.2.2 模块结构49-50
• 4.2.3 主事件逻辑50-52
• 4.2.4 外部中断52-53
• 4.2.5 CPU暂停状态53
• 4.2.6 外部休眠状态53
• 4.2.7 循环流水线译码阶段事件逻辑53-54
• 4.2.8 数据运算流水线译码阶段陷阱54-55
• 4.2.9 数据存取流水线译码阶段事件逻辑55-56
• 4.2.10 待处理事件逻辑和多周期状态计算逻辑56-57
• 4.3 内核调试控制模块57
• 4.3.1 模块功能57
• 4.3.2 模块结构57
• 4.4 本章小结57-58
• 第五章 DSP核版图实现与功能验证58-68
• 5.1 版图实现58-59
• 5.2 定向验证59-60
• 5.2.1 指令集验证59-60
• 5.2.2 异常程序流验证60
• 5.3 随机验证60-62
• 5.4 应用程序验证62
• 5.5 仿真验证及分析62-67
• 5.6 本章小结67-68
• 第六章 工作总结与展望68-69
• 6.1 总结68
• 6.2 展望68-69
• 参考文献69-71
• 致谢71-72
• 攻读硕士期间发表的论文72

【相似文献】

中国期刊全文数据库 前10条

1 甘初晖;杨兵;喻明艳;;一种高性能分簇式超标量微处理器结构[J];微处理机;2008年06期

2 张越;Cyrix再提速——Cyrix MⅡ(tm)-333[J];个人电脑;1998年12期

3 邓正宏,康慕宁,罗e，

本文编号：1118796