高速图像采集系统中的SDRAM缓存模块设计

发布时间：2017-11-07 13:40

  本文关键词：高速图像采集系统中的SDRAM缓存模块设计

  更多相关文章： FPGA技术 SDRAM控制器 FIFO缓存 异步时钟 跨时钟域传输

【摘要】：在数字视频图像采集及其实时显示系统中,由于前端传感器采集速度过快,一般与后端显示系统时钟不匹配,大量的数据需要先进行缓存再输入给后端的显示模块。针对以上问题,在研究SDRAM原理和时序的基础上,采用verilog语言,成功实现基于FPGA的SDRAM控制器设计,同时利用FIFO缓存数据很好地解决了前端数据采集和后端视频显示异步时钟域的数据交换问题,实现了SDRAM缓存数据的功能。论文详细介绍各模块的原理和实现方法,实验仿真及结果表明,设计实现的SDRAM双端口控制器,具有电路简单、工作可靠等优点,封装后可以应用在别的视频图像采集系统的项目中,可缩短开发周期。
【作者单位】： 西安工业大学电子信息工程学院;
【分类号】：TP274.2;TP333
【正文快照】： 1引言在数字视频图像采集及其显示系统中,前端的传感器一般为高速传感器,采集数据速度很快,为了同步实现传感器采集的视频图像与VGA的显示,需要将传感器捕获后的数据交给VGA进行实时显示[1]。传感器采集的数据经捕获、解码后输出给VGA,但由于VGA的驱动时钟往往与像素时钟不同，

本文编号：1152670