DDR存储系统访存性能的解析建模与验证

发布时间：2017-11-08 20:27

  本文关键词：DDR存储系统访存性能的解析建模与验证

  更多相关文章： DDR存储系统 SoC高层性能评估 解析模型 排队论 DRAMSim2

【摘要】：随着处理技术的大规模进步,SoC系统对片上存储器延时和带宽的要求越来越高,这样一来存储系统成为了主要的性能限制瓶颈。面临复杂的存储系统设计时,传统的仿真模型建模过程复杂,仿真速度慢,已经无法满足需求。提高系统设计的抽象层次,系统级设计成为解决问题的必要方案。利用数学方法建立解析建模对存储系统进行研究,可以量化分析影响存储系统性能的因素,并大大减少了性能评估验证时间,具有灵活性高、仿真速度快的特点。本文主要针对DDR存储系统进行高层性能评估,重点研究DDR存储系统的访存延时和带宽,对其进行解析建模并评估性能。现存的存储系统访存延时解析建模未能全面分析访存请求流程,导致得到的访存延时误差较大。本文根据访存请求服务流程全面分析DDR存储系统的访存延时,充分考虑访存延时的组成成分,将访存延时分为DDR存储控制器延时和DDR存储器延时两个部分进行建模。DDR存储控制器延时的主要成分是访存请求的排队延时,本文根据排队模型的输入过程、排队规则和服务机制三大特性建立了存储系统访存请求的M/D/1排队模型来进行性能分析。根据DDR访存请求的访存模态,即行缓冲命中和行缓冲未命中评估存储器服务时间和DDR存储器延时,最终建立了访存延时的解析模型。对于访存带宽的建模,本文使用DDR效率对访存带宽进行评估,通过分析访存请求地址踪迹,收集时序参数,计算DDR效率。最后,将解析模型所得性能参数与基于DRAMSim2仿真器的仿真结果进行比较,评估解析模型的适用性和精确性。实验表明,与仿真模型结果相比,在不同实验配置下,所得访存性能延时的误差均小于10%,访存带宽的误差均小于20%,具有较好的精确性。同时,解析模型评估时间减少了81%,大大节省了验证时间。本文所建立的DDR存储系统访存性能解析模型,可以有效的评估DDR存储系统的性能。同仿真模型相比,解析模型可以在更快的时间内给出较为精确的存储系统性能评估结果,实现SoC的高效设计。
【学位授予单位】：东南大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TP333

【参考文献】

中国期刊全文数据库 前4条

1 赵鹏;;多核环境下的DRAM内存分类调度算法[J];中国科技论文在线;2011年01期

2 林桦;佟冬;黄侃;王克义;程旭;;结合PVT模拟和排队模型的系统级主存性能分析[J];计算机辅助设计与图形学学报;2010年12期

3 童琨;边计年;;片上系统设计中事务级建模技术综述[J];计算机辅助设计与图形学学报;2007年11期

4 王海力;边计年;吴强;熊志辉;;SoC系统级设计方法与技术[J];计算机辅助设计与图形学学报;2006年11期

，

本文编号：1158707