一种新型抗辐照SRAM的设计与验证

发布时间：2017-12-04 21:43

  本文关键词：一种新型抗辐照SRAM的设计与验证

  更多相关文章： 抗辐照 SRAM 单粒子翻转 SENTAURUS SPECTREVERILOG

【摘要】：在关键电子元器件国产化,以及近些年来我国空间探索的日益增多,尤其对能够抗辐照的集成电路的需求越来越多的大背景下,我国宇航用数字逻辑器件的自主设计在如火如荼的进行中。由于在实际应用过程中,复杂的太空辐射环境非常容易使作为集成电路中重要组成部分的存储器电路发生单粒子翻转。本论文的选题来源就是为了解决实际中一款宇航用国产SRAM功能出现故障的问题。本文主要自主设计了一种全新的抗辐照静态存储单元,该结构由12支晶体管组成。基于普通6管存储单元的基础,利用两只常导通的NMOS管和两只常导通的PMOS管和分别连接到最下方的NMOS管和最上方PMOS晶体管之间作为电阻来增大反馈时间,然后分别对称的接入两个源和漏分别连接到最下方的NMOS管和最上方的PMOS管栅极,栅极分别连至存储体互补输出的NMOS管,以起到分压作用,进一步增大使器件存储状态发生翻转所需的反馈时间。这样双重保护的新型抗辐照存储体使用Sentaurus仿真软件通过器件／电路混合仿真的方式进行抗辐照水平的仿真,仿真结果显示该结构在普通6管基础上抗辐照能力提高了12.31倍,线性能量传输值阈值LETth达到了52.95MeV·cm2/mg。并且仿真了该单元的读写时间以及读写功耗,作为对比,还分别仿真了其他三种存储单元结构的性能,结果显示该新型存储单元在读写时间上需要进一步的改进,以便更好的应用到实际的静态存储器的设计之中。然后在这种新型存储单元的基础之上,使用SMIC130nm标准CMOS工艺库构建了一个512×8bit的异步工作方式的静态存储器。针对512x8bit大小的存储阵列,搭建了其外围电路。外围电路包括了行译码器、列译码器、行译码驱动器、数据分配器、ATD电路、预充电路、放大电路、单端转双端模块、读写控制信号生成模块、EDAC模块。EDAC模块实现了检测并纠正一位存储数据翻转的功能,从而进一步增强了本文SRAM芯片的抗辐照水平。作为本文SRAM控制信号生成模块的ATD电路通过检测地址信号的变化,自动生成了预充信号与放大使能信号,通过自动开启和中断预充电路和放大电路,极大降低了SRAM的功耗,并且简化了SRAM读写操作的时序控制。在各个外围电路的设计部分中,分别给出了一些关键模块的仿真结果。最后使用Spectre Verilog数模混合仿真的方式对SRAM整体电路进行了功能仿真,随机写入八个点,接着读出这八个点,结果显示该存储器在写入时间为13ns,读出时间为16ns的情况下可以很好地工作,这时可认为等效的工作频率为62.5Mhz。加入EDAC模块之后对数据的写入时间和读出时间有一定的影响,写入时间为14ns,读出时间为19n时,可以实现检测并纠正一位存储数据翻转的功能。该存储器读写一次数据的功耗为30.993mW,可以满足低功耗的使用要求。
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TP333

【参考文献】

中国期刊全文数据库 前1条

1 缪斯;王伶俐;曹伟;童家榕;;抗软错误SRAM单元设计[J];复旦学报(自然科学版);2011年04期

中国博士学位论文全文数据库 前1条

1 刘必慰;集成电路单粒子效应建模与加固方法研究[D];国防科学技术大学;2009年

中国硕士学位论文全文数据库 前1条

1 胡明浩;抗辐照4K×32bit SRAM的研究与设计[D];电子科技大学;2010年

，

本文编号：1252454