高速8位微处理器设计

发布时间：2017-12-06 04:15

  本文关键词：高速8位微处理器设计

  更多相关文章： 微处理器 快速除法器 快速乘法器 流水线

【摘要】：针对当前MCS51指令集的微处理器指令执行效率低问题,设计一款高速微处理器。其特点是:首先,采用快速乘除器和基4快速除法器,其计算速度是传统乘法器和除法器计算速度的48倍;其次,采用32位指令总线,能一次从ROM读取4个字节,覆盖所有指令长度,减少取指周期数;此外,使用五级流水线,能在单周期完成大多数指令;在Altera EP3C16 FPGA芯片上进行物理验证,根据Dhrystone 2.1性能测试,在相同的时钟频率下其综合性能是传统MCS51微处理器的12倍。实验结果表明,通过上面3种改进方法,微处理器指令执行效率得到极大提高。
【作者单位】： 暨南大学信息科学技术学院;
【基金】：广东高校产学研结合示范基地重大项目(cgzhzd1103) 广东省教育部产学研结合项目(2011B09040056) 广东省工程技术研究中心项目(2012gczxA003)
【分类号】：TP332
【正文快照】： (cgzhzd1103);广东省教育部产学研结合项目(2011B09040056);广东省工程技术研究中心项目(2012gczx A003)。陈明敏,硕士生,主研领域:电路与系统,ASIC设计。易清明,教授。石敏,副教授。0引言FPGA中嵌入式CPU有硬核和软核,目前嵌入硬核有高性能cortex A9双核。嵌入式软核有Altera

【参考文献】

中国期刊全文数据库 前1条

1 李立s，

本文编号：1257322