乱序超标量处理器核的性能分析与优化
本文关键词:乱序超标量处理器核的性能分析与优化 出处:《国防科技大学学报》2016年05期 论文类型:期刊论文
【摘要】:随着处理器微体系结构日益复杂,性能分析在处理器研制过程中的作用越来越重要。常用的性能分析方法是建立性能模型,该方法主要用于研制初期的设计空间探索,如果用于微体系结构级的分析和优化,速度和精度都会成为限制因素。因此,提出一种基于计数器的性能分析方法,该方法以项目组已经完成的一款处理器核的硬件实现代码为基础,在处理器核外部添加一个专用性能监测单元,收集微体系结构分析和优化需要的各种事件,并通过结果分析器对统计的事件进行分析,得到微体系结构实现的性能受限因素。采用此方法,在现场可编程门阵列原型系统上对SPEC CPU2000测试程序运行时的性能受限因素进行分析,并根据分析结果采取相应的优化措施,优化后的处理器核性能得到了明显提升。
[Abstract]:With the increasingly complex structure of processor microstructures, performance analysis plays a more and more important role in the process of processor development. A commonly used method of performance analysis is to set up a performance model. This method is mainly used for the initial exploration of design space. If used for microstructural level analysis and optimization, speed and accuracy will become a limiting factor. Therefore, this paper proposed an analysis method for the performance counter based on the method in the project has completed a processor hardware implementation of code based on the external processor to add a special performance monitoring unit, analysis and optimization of various events to collect micro architecture, and the results of statistical event analyzer analysis of performance constraints to achieve microarchitecture. With this method, the performance constraints of SPEC CPU2000 test program are analyzed on the field programmable gate array prototype system, and the corresponding optimization measures are taken according to the analysis results. The optimized processor core performance has been significantly improved.
【作者单位】: 国防科技大学计算机学院;
【基金】:国家自然科学基金资助项目(61103011,61170045,61402501)
【分类号】:TP332
【正文快照】: 为了追求更高的处理器性能,多发射、分支预测、寄存器重命名、乱序执行、前瞻执行等技术被广泛采用,使得处理器微体系结构变得日益复杂,仅仅依靠直觉或经验设计处理器变得几乎不可能。性能分析成为处理器研制过程中必不可少的一个环节。性能分析可以分为硅前和硅后两个阶段。
【相似文献】
相关期刊论文 前10条
1 ;解析英特尔“酷睿”微体系结构 设立高能效表现新标准[J];个人电脑;2006年07期
2 马鹏;卢景芬;龚令侃;;32位嵌入式CPU的微体系结构设计[J];计算机工程;2008年S1期
3 易会战,杨学军;高性能微处理器的微体系结构能量有效性[J];计算机学报;2004年07期
4 王永文,张民选;高性能微处理器微体系结构级功耗模型及分析[J];计算机学报;2004年10期
5 庞九凤;李险峰;谢劲松;佟冬;程旭;;基于支持向量机的微体系结构设计空间探索(英文)[J];北京大学学报(自然科学版);2010年01期
6 ;肉嫩皮滑 “扣肉”第一印象[J];现代计算机(普及版);2006年08期
7 王沁;王磊;罗新强;;周期级精确的微体系结构模拟器开发环境[J];系统仿真学报;2012年11期
8 王宇;刘宏伟;;基于FPGA的微体系结构验证平台[J];智能计算机与应用;2013年03期
9 谢伦国;刘德峰;;存储级并行与处理器微体系结构[J];计算机学报;2011年04期
10 严明;李思昆;沈剑良;赵鹏;;一款嵌入式可视媒体处理系统芯片的设计与实现[J];电子学报;2011年02期
相关会议论文 前1条
1 李鑫;窦勇;邓林;张劲;;多核平台下事务处理类应用性能分析及评价[A];2010年第16届全国信息存储技术大会(IST2010)论文集[C];2010年
相关博士学位论文 前2条
1 喻之斌;处理器微体系结构模拟加速策略研究[D];华中科技大学;2008年
2 刘扬帆;硬件事务存储微体系结构及其验证研究[D];浙江大学;2012年
相关硕士学位论文 前2条
1 谭霜;基于GPU微体系结构的高性能计算研究[D];国防科学技术大学;2009年
2 侯进永;低功耗TLB设计关键技术研究[D];国防科学技术大学;2005年
,本文编号:1343883
本文链接:https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/1343883.html