RISC处理器整数运算和控制单元的研究与设计
发布时间:2018-01-06 04:36
本文关键词:RISC处理器整数运算和控制单元的研究与设计 出处:《华北电力大学》2012年硕士论文 论文类型:学位论文
更多相关文章: RISC 整数控制单元 整数运算单元 指令流水 仿真
【摘要】:随着信息技术的发展,作为嵌入式系统的核心,微处理器以其灵活,功能强大等优势,已广泛应用在信息技术的各个领域。无论是家电产品多媒体和数字信号处理领域,还是卫星发射导弹制导都离不开微处理器。其中RISC(精简指令集计算机)因为产生的机器码更有效、更密集,使得编码器很容易实现其密度接近于机器能力的代码,其性能价格比超过了传统的CISC,速度也比CISC快,且硬件结构功能分布清楚,工艺技术先进等优点,越来越受到人们的重视和使用。论文在对嵌入式微处理器通用结构研究的基础上,参考SPARC V8指令系统,实现了微处理器整数运算和控制单元的设计。 本课题的内容是设计RISC处理器的整数运算和控制单元。该单元是微处理器的主要组成部分,其主要作用是执行所有的整数运算指令和控制指令。整数运算能力是CPU中重要的性能指标。整数运算和控制单元的设计研究对高性能的处理器设计有着重要的意义。本单元兼容SPARC V8标准的指令级;采用5级指令流水线实现;支持8个寄存器窗口;可配置的乘法器;基2的不恢复除法器;支持与IU串行的浮点处理器单元和协处理器等; 本文详细阐述了整数控制单元五级指令流水的实现方式,同时对整数运算单元中加法器,乘法器,除法器和整数控制部件的设计分别做了详尽的阐述。作者使用VHDL语言对整数控制与运算单元进行RTL描述,在完成设计的功能仿真后,还对设计中的乘法器,除法器和控制部件在XILINX公司的Virtex-5系列芯片进行了FPGA验证,整数运算和控制单元频率达到184MHz,验证结果表明我们所设计的模块功能和性能都符合预期。
[Abstract]:With the development of information technology, as the core of the embedded system, the microprocessor with its powerful and flexible, and other advantages, has been widely used in various fields of information technology. Both the field of multimedia and digital signal processing appliances, or satellite launch missile guidance all cannot do without the microprocessor. The RISC (reduced instruction set computer) because the machine code is more effective, more intensive, the encoder is easy to implement the density close to the machine capacity of the code, the performance price ratio than the traditional CISC, the speed is faster than CISC, and the hardware structure and function clear, advanced technology and other advantages, more and more people's attention and use in the paper. On the basis of the general structure of embedded microprocessor, SPARC V8 instruction system, realizes the design of microprocessor integer arithmetic and control unit.
The content of this paper is the integer arithmetic and control unit design of RISC processor. The unit is mainly composed of a microprocessor, its main function is to execute integer instructions and the control instructions. All integer arithmetic ability is an important performance index. CPU plays an important role in design of integer arithmetic and control unit processor the design of high performance. This unit is compatible with SPARC instruction level V8 standard; the 5 stage instruction pipeline implementation; support 8 register windows; configurable multiplier; base 2 does not restore divider; floating point processor unit and support IU serial and coprocessor etc.;
This paper describes the realization of the control unit five level integer pipelining, and the integer unit in the adder, multiplier, divider design and integer control parts respectively in detail. The author uses the VHDL language to describe the RTL integer control and operation unit, in complete function simulation design, but also to design the multiplier, Virtex-5 series chip in XILINX divider and control components of the FPGA verification, integer arithmetic and control unit frequency reaches 184MHz, the verification results show that the module we designed can work and performance are consistent with expectations.
【学位授予单位】:华北电力大学
【学位级别】:硕士
【学位授予年份】:2012
【分类号】:TP332
【参考文献】
相关期刊论文 前7条
1 汤晓慧,杨军,吴艳,吴建辉;基于Booth算法的32×32乘法器IP核设计[J];电子器件;2005年01期
2 朱一杰,张曦,俞军;双字节Booth乘法器的优化设计[J];复旦学报(自然科学版);2005年01期
3 金美华;宋万杰;吴顺君;;FPGA中浮点乘法器的实现[J];火控雷达技术;2008年01期
4 夏宏,吴克河,李占才;浮点加法器电路设计算法的研究[J];计算机工程与应用;2001年13期
5 邵磊;李昆;张树丹;于宗光;徐睿;;基于改进4-2压缩结构的32位浮点乘法器设计[J];微计算机信息;2007年09期
6 葛亮,唐志敏;一种支持无符号数的流水线乘法器[J];微电子学与计算机;2002年10期
7 王晓莉;黄伟;王典洪;;高速流水线浮点加法器的FPGA实现[J];电子元器件应用;2009年04期
相关博士学位论文 前1条
1 夏军;32位RISC微处理器设计研究[D];华中科技大学;2004年
相关硕士学位论文 前2条
1 王重阳;单、双、扩展精度自适应浮点乘、除和开方运算单元的实现[D];华北电力大学(北京);2011年
2 朱国勇;可重组整数单元的研究与设计[D];华北电力大学(北京);2008年
,本文编号:1386337
本文链接:https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/1386337.html