基于FPGA的PLC位信息输出控制器设计

发布时间：2018-01-10 18:09

本文关键词：基于FPGA的PLC位信息输出控制器设计　出处：《计算机测量与控制》2014年06期 　论文类型：期刊论文

更多相关文章： FPGA 控制器 PLC 位信息 verilog

【摘要】：提出应用FPGA设计PLC位信息输出与读取控制器的思路。该控制器执行输出位信息相关命令时,在内部时序脉冲控制下按照Y编号地址自主完成位信息在位存储单元的寻址和读写操作;论述了控制器的电路构成和基本原理,应用Verilog HDL语言实现硬件电路的构建与连接;测试表明,该控制器在PLC用户程序执行过程中可以自主将位信息按要求输出和读取,使输出位信息命令的执行与系统其它功能模块实现并行处理,提高了PLC执行指令序列的速度,缩短了PLC扫描周期。
[Abstract]:The idea of using FPGA to design PLC bit information output and read controller is put forward, when the controller executes the output bit information related commands. Under the control of internal sequential pulse, the addressing and reading and writing operation of the bit information storage unit is accomplished independently according to the Y number address; This paper discusses the circuit structure and basic principle of the controller, and realizes the construction and connection of the hardware circuit by using Verilog HDL language. The test results show that the controller can output and read the bit information according to the requirement in the process of PLC user program execution, so that the execution of the output bit information command can be processed in parallel with other functional modules of the system. The speed of executing instruction sequence of PLC is improved and the scanning period of PLC is shortened.
【作者单位】：广西科技大学电气与信息工程学院;
【基金】：广西科学基金项目(桂科自2011GXNSFA018153,桂科自0991067) 广西研究生教育创新计划资助项目(2013105940811M01)
【分类号】：TP332
【正文快照】： 0引言PLC采用周期循环扫描、集中输入与集中输出的工作方式,一个扫描周期分为输入采集、用户程序执行、输出刷新3个阶段[1]。PLC在输出刷新阶段将输出映像存储器存储的所有的输出开关量位信息输出到输出端口。PLC用户程序执行过程中,需要频繁地对输出映像存储器进行写入或读出

【相似文献】