UM-BUS传输层的设计与实现

发布时间：2018-01-11 10:19

  本文关键词：UM-BUS传输层的设计与实现　出处：《首都师范大学》2014年硕士论文　论文类型：学位论文

  更多相关文章： 高速总线 冗余容错 动态重构 嵌入式系统 UM-BUS

【摘要】：随着技术进步与应用需求的发展,航空航天等应用场合要求嵌入式系统具有更高的可靠性、安全性、保障性。总线作为嵌入式系统体系结构的一个重要基础,对系统的性能、体系结构、可靠性及容错能力都具有重要的影响。针对航空航天应用场合的嵌入式系统的高可靠性高安全性的要求,我们研究提出一种可动态重构的高速串行总线(UM-BUS),它采用基于MLVDS信号传输方式的N(≤32)通道并发传输,通信速率可达6.4Gbps；采用总线型拓扑结构,最多支持30个设备直接互连,支持远程存储访问,最远传输距离40m；并发通道相互冗余与动态重构,在允许50%性能降低的情况下,能够对N/2通道故障动态容错,在提高总线传输速率的情况下,有效地提高了总线系统的可靠性和安全性。 UM-BUS总线故障状态下的动态重构主要通过数据分组体系实现的。该体系可以自主地对并发通信通道的重新分配以及自主的根据通道有效情况将通信数据动态均衡地分配到健康的传输通道上。数据分组体系在UM-BUS协议层次中传输层实现,也正是本文所要进行研究的主要内容。本文从三个方面对UM-BUS传输层进行设计与实现： 第一,根据UM-BUS协议层次中物理层、MAC层以及处理层明确了传输层功能需求。该层次主要负责处理层数据包与物理层数据包的整合、交换工作,并能够根据物理层通道的故障信息表,实现数据包的自动整合与分组,使通信数据按字节均衡地分配到所有可用通道上进行传输,在提高传输效率的同时,实现对故障通道的自动屏蔽。 第二,根据UM-BUS的数据包格式以及各个层次功能模型,设计并实现了适用于UM-BUS的数据缓冲结构,承接处理层与传输层。采用4体异步FIFO结构,在简化UM-BUS数据传输模型设计的同时解决了处理层数据包与传输层数据在异步时钟下传输的问题。 第三,在此基础上设计了UM-BUS的数据传输管理模型,该模型通过4*32矩阵开关数据传输管理阵列对传输过程中的数据进行管理,并自主的选择健康通道进行数据的传输操作,从而屏蔽无效通道,保证系统的可靠性。 本文设计、实现了UM-BUS传输层,并设计了针对传输层的测试系统。该系统可对多种通道故障组合进行模拟测试。对于多种通道故障组合,传输层都能够将要传输的数据均衡、高效的分配到有效通道中,很好的完成数据分组传输的功能。
[Abstract]:With the development of technology and application requirements, embedded system is required to have higher reliability, security and supportability. Bus is an important foundation of embedded system architecture. It has an important impact on the performance, architecture, reliability and fault-tolerance of the system, aiming at the requirement of high reliability and high security of the embedded system in aerospace applications. We propose a dynamic reconfigurable high speed serial bus (UM-BUSN), which uses N- (鈮，

本文编号：1409149