基于改进CORDIC算法的FFT处理器设计与研究

发布时间：2018-01-16 22:07

  本文关键词：基于改进CORDIC算法的FFT处理器设计与研究　出处：《华南理工大学》2013年硕士论文　论文类型：学位论文

  更多相关文章： CORDIC算法 FFT 蝶形运算 迭代结构

【摘要】：本文设计了一种基于改进CORDIC算法的FFT处理器，该FFT处理器采用基于存储器的迭代结构，用CORDIC算法实现FFT运算中的复数乘法运算；FFT算法方面，采用按频域抽取的基4算法，但是流水线结构实现时复数加法器的有效利用率不高，本文对其进行改进，采用硬件复用的方法予以实现，通过一个四状态的状态机控制和调度复数加法器和复数减法器，减少了硬件开销。 在CORDIC乘法器设计中，当旋转角度所在象限区间不同时旋转方向有时为顺时针有时为逆时针方向，导致旋转单元用到加减器，消耗了大量的硬件资源。本文对CORDIC算法进行了改进，，根据旋转角度所在象限区间不同，提前交换x、y路数据，旋转方向始终为单一方向，旋转单元只用到加法器和减法器，减少了旋转单元的硬件开销。 本文采用改进后的CORDIC算法设计了一个1024点的定点格式的FFT处理器，并编写测试平台对电路进行了仿真验证，modelsim仿真波形验证了该电路功能和时序的正确性，将modelsim仿真输出与matlab自带fft函数输出结果进行比较，进一步得到了FPGA的验证。在Altera cycloneII EP2C5F256C6器件上不加任何约束条件下进行综合，整个FFT电路消耗2857个LE，最高运行频率为99.48MHz。采用DesignCompiler在中芯国际（SMIC）的180nm工艺下进行逻辑综合，最高运行频率为149MHz，面积为1.502mm~2，动态功耗为34.77mw、漏电功耗为18.8μw。
[Abstract]:In this paper , an FFT processor based on improved CORDIC algorithm is designed . The FFT processor uses a memory - based iterative structure to implement complex multiplication operations in FFT operations by CORDIC algorithm . In terms of FFT algorithm , the radix - 4 algorithm based on frequency domain extraction is adopted , but the effective utilization rate of complex adders is not high when the pipeline structure is realized , and hardware multiplexing is adopted to control and schedule complex adders and complex subtractor through a four - state state machine , so that the hardware cost is reduced . in that design of the CORDIC multiplier , when the quadrant section of the rotation angle doe not rotate in the clockwise direction and sometimes the counter - clockwise direction , the rotating unit is used as an adder and consume a large amount of hardware resources . In this paper , the improved CORDIC algorithm is used to design a 1024 - point FFT processor , and the test platform is programmed to verify the circuit . The modelsim simulation waveform verifies the correctness of the circuit function and timing . The simulation output of modelsim is compared with the output of matlab ' s own fft function . The maximum operating frequency is 149MHz , the area is 1.502mm ~ 2 , the dynamic power consumption is 34.77mw , and the leakage power consumption is 18.8 渭w .

【学位授予单位】：华南理工大学
【学位级别】：硕士
【学位授予年份】：2013
【分类号】：TP332;TN402

【参考文献】

中国期刊全文数据库 前9条

1 雷元武;周杰;葛颖增;窦勇;;并行CORDIC算法的研究及FPGA实现[J];计算机工程与科学;2008年08期

2 李青,王能超,郑楚光;可扩展的旋转因子表及FFT算法[J];计算机学报;2002年04期

3 张晓鹏;段哲民;彭彬;霍健;;基于CORDIC算法的高速基-4FFT处理器设计[J];计算机测量与控制;2010年01期

4 吴桐庆;姚若河;;采用CORDIC流水线结构的FFT处理器的改进[J];微计算机信息;2007年03期

5 李成诗,初建朋,李新兵,韩芳,蒋菱,赖宗声,徐晨,景为平;基于CORDIC的一种高速实时定点FFT的FPGA实现[J];微电子学与计算机;2004年04期

6 张天瑜;;基于旋转模式的改进型CORDIC算法研究[J];微电子学与计算机;2010年03期

7 刘红侠;杨靓;黄巾;黄士坦;;可变长FFT并行旋转因子高效产生算法及实现[J];西安电子科技大学学报;2009年03期

8 胡国荣;孙允恭;;CORDIC算法及其应用[J];信号处理;1991年04期

9 胡金凤;胡剑浩;;FFT/DFT旋转因子生成算法误差分析及修正[J];信号处理;2010年11期

中国硕士学位论文全文数据库 前5条

1 张剑锋;基于改进CORDIC算法的DDFS和FFT研究与实现[D];国防科学技术大学;2011年

2 刘湘梅;数字信号处理中高速专用集成电路的设计研究[D];南京理工大学;2006年

3 汪润来;1024点复数专用FFT处理器的ASIC实现[D];电子科技大学;2007年

4 文婧媛;基于CORDIC算法的高性能FFT设计与实现[D];南开大学;2009年

5 刘德福;通用高速FFT/IFFT处理器的设计与实现[D];西安电子科技大学;2010年

本文编号：1435021