基于MIPS指令集的流水线CPU设计与实现

发布时间：2018-01-30 15:28

本文关键词： 流水线中央处理器设计指令集　出处：《实验室研究与探索》2017年08期 　论文类型：期刊论文

【摘要】：提出了一种CPU设计方案,实现指令集为MIPS指令集中选取15条指令作为本CPU的基本指令,采用基本5步流水线CPU设计。分析了流水线CPU的逻辑结构与指令的处理过程,给出了取指阶段IF、译码阶段ID、执行阶段EX、内存访问阶段MEM、寄存器写回阶段WB阶段的设计与实现。对流水线产生的相关性问题,采用Bubble法和Forwarding法相结合的方法来消除相关性,在FPGA平台上进行了测试,测试结果表明,该方案符合设计要求。
[Abstract]:In this paper, a design scheme of CPU is proposed. The instruction set is selected 15 instructions from the MIPS instruction set as the basic instruction of this CPU. The basic five-step pipeline CPU design is adopted. The logical structure of pipeline CPU and the process of instruction processing are analyzed. Memory access phase MEM, register write back stage WB stage design and implementation. The method of combining Bubble method with Forwarding method is used to eliminate the correlation. The test results on FPGA platform show that the scheme meets the design requirements.
【作者单位】：郑州工程技术学院信息工程学院;河南经贸职业学院技术科学系;
【基金】：河南省科技攻关项目(172102210606) 河南省高等学校重点科研项目(17B520040)
【分类号】：TP332
【正文快照】： 0引言在工业设计和机器人研究中,微处理器作为控制部件的核心是设计的关键,其性能直接影响整个系统的性能。CPU作为微处理器的核心其设计得到很多学者的研究,刘明达在研究中很粗略的介绍了CPU各模块的设计,何克东在研究教学实验平台中提到了如何设计高性能CPU,提到五级流水线C

【相似文献】