基于分支执行历史的循环缓冲低功耗方法

发布时间：2018-02-13 04:37

  本文关键词： 分支执行历史 低功耗 循环缓冲 指令Cache　出处：《微电子学与计算机》2014年09期 　论文类型：期刊论文

【摘要】：针对嵌入式处理器中指令Cache功耗显著的特点,提出了一种基于分支执行历史的循环缓冲低功耗方法.利用分支指令当前信息与分支执行历史信息之间的关系,实现了应用程序中循环的动态检测与加载.通过对取指通道的精确控制,该方法能够过滤大部分不必要的指令Cache访问,有效降低了指令Cache的功耗.在SuperV_EF01DSP上的实验结果表明,采用该方法后,在处理器性能没有损失的情况下,指令Cache功耗平均降低32.58%,面积仅增加8.31%.
[Abstract]:Aiming at the significant power consumption of instruction Cache in embedded processor, a method of cyclic buffering low power consumption based on branch execution history is proposed. The relationship between branch instruction current information and branch execution history information is used. The cyclic dynamic detection and loading in the application program are realized. Through the accurate control of the fetching channel, the method can filter most unnecessary instruction Cache access, and effectively reduce the power consumption of instruction Cache. The experimental results on SuperV_EF01DSP show that, After adopting this method, the average power consumption of instruction Cache is reduced by 32.58, and the area is only increased by 8.31 with no loss of processor performance.
【作者单位】： 中国科学院大学;中国科学院声学研究所;
【分类号】：TP332

【相似文献】

相关期刊论文 前9条

1 任承志;宋克非;王淑荣;;基于BU65170与单片机系统的RT设计与实现[J];微计算机信息;2006年17期

2 王超;张惠臻;周学海;马宏星;;异质存储系统中的高速缓存机制研究[J];电子学报;2011年06期

3 DavidKatz,TomaszLukasiak,RickGentile;了解高级处理器特点 提高编码效率[J];世界电子元器件;2003年06期

4 高海波,马中;一种基于BU-61580的1553B总线系统设计[J];舰船电子工程;2003年01期

5 孟玉慈，王保卫;一种先进的1553B总线终端接口芯片[J];航空计算技术;1996年04期

6 法卢克;周欢;;数字信号处理器与仿真软件接口设计[J];电子测量技术;2006年01期

7 魏东,刘文新;TMS320C40与ADSP21060浮点DSP器件的应用对比[J];光电对抗与无源干扰;2001年04期

8 胡文汉;Flash Memory在电子发音笔记本中的应用[J];电子技术应用;1996年11期

9 吴楚舒;ADSP-TS101S TigerSHARC的结构及其功能[J];计算机与数字工程;2005年05期

相关会议论文 前1条

1 李勇;刘胜;甄体智;;C64x+DSP内核分析及其性能评价[A];第15届全国信息存储技术学术会议论文集[C];2008年

相关博士学位论文 前1条

1 胡定磊;VLIW DSP编译器设计及性能与功耗的优化研究[D];国防科学技术大学;2006年

，

本文编号：1507333