当前位置:主页 > 科技论文 > 计算机论文 >

支持指令预取和缓存划分的多核实时系统缓存WCRT最小化

发布时间:2018-03-20 02:31

  本文选题:最坏情况下响应时间 切入点:指令预取度 出处:《渤海大学学报(自然科学版)》2016年04期  论文类型:期刊论文


【摘要】:对嵌入式多核实时系统,为了保证任务的可调度性和可靠性,最坏情况下的性能是一个优先考虑的问题.顺序指令预取可以提高实时任务的最坏情况下的性能,但对于实时系统中不同的子任务,在不同预取度下,指令预取获得的最坏情况下性能效率也不同,因此会影响整个实时系统的最坏情况下响应时间WCRT(Worst-Case Response Time).本文利用缓存划分技术消除多核实时系统中多个子任务在共享缓存上的干扰,然后提出了多核实时系统的WCRT优化方法.该方法建立ILP(Integer-Linear Programming)方程,通过调整共享缓存划分因子和系统中子任务的指令预取度来最小化系统的WCRT.实验对多核上的DEBIE系统进行实例分析,结果表明优化算法在保证DEBIE系统满足时间截止期的情况下,使得优化后的WCRT比不同预取度下的WCRT平均减少12.2%.
[Abstract]:In order to ensure the schedulability and reliability of the task, the performance in the worst case is a priority for the embedded multi-verification system. Order instruction prefetching can improve the performance of the real-time task in the worst case. However, for different subtasks in real-time systems, the performance efficiency of instruction prefetching is also different in the worst case of instruction prefetching under different prefetching degrees. Therefore, the response time of the whole real-time system will be affected in the worst case, WCRT(Worst-Case Response time. In this paper, the buffer partition technique is used to eliminate the interference of multiple sub-tasks on the shared cache in the multi-verification system. Then the WCRT optimization method for the system with multiple verification is proposed. The ILP(Integer-Linear programming equation is established by this method. By adjusting the shared buffer partition factor and the instruction prefetching degree of the system neutron task, the WCRTs are minimized. The experimental results show that the optimization algorithm can ensure that the DEBIE system meets the deadline. The results show that the optimized WCRT can reduce the average WCRT by 12. 2% compared with that of different prefetching degree.
【作者单位】: 渤海大学数理学院;渤海大学信息科学与技术学院;
【基金】:辽宁省自然科学基金项目(No:LN2014160) 辽宁省教育厅项目(No:L2013424)
【分类号】:TP316.2;TP333

【相似文献】

相关期刊论文 前7条

1 陈志坚;孟建熠;严晓浪;沙子岩;;基于神经网络的重构指令预取机制及其可扩展架构[J];电子学报;2012年07期

2 沈立,戴葵,王志英;以基本块为单位的非顺序指令预取[J];计算机工程与科学;2003年04期

3 郭建军;戴葵;王志英;;同步数据触发体系结构中指令预取技术研究[J];计算机工程与科学;2009年08期

4 曾国荪;;XT/AT系统中8088/286/386微处理器指令预取失效的分析[J];微处理机;1991年04期

5 张骏;梅魁志;赵季中;;面向多核结构的自适应选择性指令主动推送技术[J];小型微型计算机系统;2013年03期

6 刘振山,胖美云;PLC指令预取部件(IPU)的设计与实现[J];北京航空航天大学学报;1992年03期

7 ;[J];;年期

相关硕士学位论文 前2条

1 龚帅帅;嵌入式处理器指令预取关键技术设计研究[D];浙江大学;2010年

2 党桂斌;指令CACHE结构设计与系统级验证[D];国防科学技术大学;2006年



本文编号:1637135

资料下载
论文发表

本文链接:https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/1637135.html


Copyright(c)文论论文网All Rights Reserved | 网站地图 |

版权申明:资料由用户02001***提供,本站仅收录摘要或目录,作者需要删除请E-mail邮箱bigeng88@qq.com