SATAⅡ主机控制器IP核设计及FPGA实现

发布时间：2018-03-22 16:47

  本文选题：SATAⅡ协议　切入点：硬件描述语言　出处：《中国工程物理研究院》2013年硕士论文　论文类型：学位论文

【摘要】：SATA (Serial Advanced Technology Attachment)总线是一种由PATA (Parallel Advanced Technology Attachment)并行总线发展而来的高速串行总线。相对于PATA, SATA总线具有接口简单、支持热插拔、传输速度快、数据传输更可靠等优点,因而得到越来越多的应用,在市场上已成为主流的硬盘接口总线。 本论文在详细分析SATA Ⅱ协议规范的基础上,完成SATA主机端控制器IP核的设计。按照SATA协议,将SATA控制器分为物理层、链路层、传输层和命令层四个层次实现。每个层次通过模块划分由硬件描述语言分模块实现,最后综合各模块完成整个IP核的实现。 本论文设计的SATA Ⅱ主机控制器IP核具有较高的集成度、较低的成本以及使用方便等优点。在对各模块设计过程中,采用的功能仿真工具为Modelsim,以确保每个模块功能的正确性。功能仿真通过后需进行物理验证,本论文使用在线逻辑分析仪Chipscope对设计进行在线调试。通过下载调试,设计的IP核正确运行,满足SATA协议规范要求。
[Abstract]:SATA Serial Advanced Technology Attachment bus is a high speed serial bus developed from PATA parallel Advanced Technology attack bus. Compared with Pat, SATA bus has the advantages of simple interface, hot plug support, fast transmission speed and more reliable data transmission. As a result, more and more applications have become mainstream hard disk interface bus in the market. Based on the detailed analysis of the SATA 鈪，

本文编号：1649519