ARMv4指令集嵌入式微处理器设计

发布时间：2018-03-31 23:33

本文选题：嵌入式微处理器　切入点：位乘法器　出处：《电子技术应用》2014年12期

【摘要】：针对当前采用ARMv4指令集的嵌入式微处理器使用冯·诺依曼结构,数据和指令共用一条总线导致数据吞吐量降低的问题,设计了一款新架构微处理器。首先,采用哈佛结构独立的数据总线和指令总线,数据带宽提升一倍;其次,采用单周期32位乘法器,其计算速度是目前嵌入式乘法器计算速度的2倍;此外,利用资源共享,一个乘加器完成6种不同乘法和乘加指令,一个逻辑左移寄存器完成逻辑左移、逻辑右移、算术右移、循环右移4种功能。整个工程在Altera EP4CE30 FPGA芯片上进行物理验证。实验结果表明,通过改进,设计的嵌入式微处理器性能有所提升。
[Abstract]:Aiming at the problem that the embedded microprocessor with ARMv4 instruction set uses von Neumann structure and the data and instruction share one bus to reduce the data throughput, a new microprocessor architecture is designed.Firstly, the data bandwidth is doubled by using the Harvard independent data bus and instruction bus. Secondly, the single-period 32-bit multiplier is used to calculate twice the speed of the embedded multiplier.One multiplier performs six different multiplication and multiplication instructions, one logical left shift register performs logical left shift, logical right shift, arithmetic right shift and loop right shift.The whole project is physically verified on Altera EP4CE30 FPGA chip.The experimental results show that the performance of the embedded microprocessor is improved.
【作者单位】：暨南大学信息科学技术学院;
【基金】：广东省工程技术研究中心项目(2012gczx A003)
【分类号】：TP332

【参考文献】