一种基于连续页面归并回收的旁路转换缓冲器

发布时间：2018-05-04 18:33

  本文选题：内存管理单元 + 旁路转换缓冲器　； 参考：《计算机应用研究》2014年08期

【摘要】：旁路转换缓冲器(TLB)是内存管理单元中加速虚拟页号到物理页号转换过程的核心部件。基于程序连续页面分配访问的局部性特征,提出一种基于连续页面归并回收的TLB地址映射框架。在基于两路组相联结构的Main TLB基础上,设计一个用于合并回收页面的RTLB,当Main TLB由于地址映射块冲突发生替换时,检查Main TLB中是否存在与旧翻译信息的虚拟页号(VPN)、物理页号(PPN)都连续的表项,并临时缓存到RTLB进行连续页面归并,合并后的表项映射范围扩大,有效提高了TLB的映射效率。基于EEMBC测试基准的实验表明,在表项数相同的情况下,提出的TLB与传统TLB相比,缺失率降低了47.72%,平均访问时间降低了4.42%,具有高性能、低功耗的特点。
[Abstract]:The bypass transfer buffer (TLB) is the core component that accelerates the virtual page number to the physical page number conversion process in the memory management unit. Based on the local feature of the program continuous page assignment access, a TLB address mapping framework based on the continuous page merging and recovery is proposed. Based on the Main TLB based on the two groups of linked structures, a use is designed. When the RTLB of the merge page is merged, when Main TLB is replaced by the address mapping block conflict, check whether there is a virtual page number (VPN) with the old translation information (VPN), the physical page number (PPN) in the Main TLB, and temporarily cache it to the RTLB for a continuous page merge, and the mapped range of the table item is expanded to improve the mapping of the TLB. Efficiency. The experiment based on EEMBC test datum shows that when the number of table terms is the same, the proposed TLB reduces the loss rate by 47.72% compared with the traditional TLB, and the average access time is reduced by 4.42%. It has the characteristics of high performance and low power consumption.

【作者单位】： 浙江大学超大规模集成电路设计研究所;
【分类号】：TP333

【参考文献】

相关期刊论文 前2条

1 武淑丽;孟建熠;王荣华;严晓浪;葛海通;;基于预测缓存的低功耗TLB快速访问机制[J];计算机应用研究;2011年08期

2 刘坤杰;游海亮;严晓浪;葛海通;;面向嵌入式应用的内存管理单元设计[J];浙江大学学报(工学版);2007年07期

相关博士学位论文 前1条

1 葛海通;32位高性能嵌入式CPU及平台研发[D];浙江大学;2009年

【共引文献】

相关期刊论文 前4条

1 武淑丽;孟建熠;王荣华;严晓浪;葛海通;;基于预测缓存的低功耗TLB快速访问机制[J];计算机应用研究;2011年08期

2 莫鹏飞;陈志坚;杨军;黄欢欢;;嵌入式处理器的在线调试器设计与实现[J];计算机应用与软件;2012年12期

3 徐鸿明;孟建熠;严晓浪;葛海通;;基于高速缓存资源共享的TLB设计方法[J];浙江大学学报(工学版);2011年03期

4 党倩;杨婷;;关于CKCORE嵌入式内存管理单元的研究与解析[J];电子测试;2014年11期

相关硕士学位论文 前10条

1 杨光;基于以太网的离子加速器束流测量系统研究[D];兰州大学;2010年

2 武淑丽;嵌入式内存管理单元低功耗技术设计研究[D];浙江大学;2011年

3 李方;基于Android的多跳无线网络通信软件的设计与实现[D];华中科技大学;2010年

4 刘常清;基于PowerPC的高性能嵌入式工业控制器的研究与开发[D];浙江大学;2012年

5 李嘉;基于智能终端的移动互联网服务研究[D];中南大学;2009年

6 徐鸿明;高性能低功耗嵌入式内存管理单元设计研究[D];浙江大学;2010年

7 未印;提花圆纬机实时控制系统设计[D];浙江理工大学;2013年

8 纪丽婧;功能精确型多核处理器参考模型设计[D];杭州电子科技大学;2013年

9 李国银;ARM的虚拟内存管理技术的研究[D];北京交通大学;2013年

10 史宏伟;基于ARM926EJ-S微处理器的存储层次结构设计与仿真[D];西安电子科技大学;2013年

【二级参考文献】

相关期刊论文 前10条

1 张宇弘,王界兵,严晓浪,汪乐宇;标志预访问和组选择历史相结合的低功耗指令cache[J];电子学报;2004年08期

2 王昭顺;张建林;曹文彬;;VLIW体系结构微处理器的一种设计方法[J];计算机科学;2000年08期

3 卢永江,严晓浪,葛海通,杨军;结合无依赖性割集和量化的等价性验证[J];计算机辅助设计与图形学学报;2005年10期

4 郑飞君,严晓浪,葛海通,杨军,卢永江;使用输出分组和电路可满足性的等价性验证算法[J];计算机辅助设计与图形学学报;2005年11期

5 周兴铭,徐明,肖刚;多线程技术的现状与前景展望[J];计算机工程与科学;1999年04期

6 刘必慰;陈书明;汪东;;先进微处理器体系结构及其发展趋势[J];计算机应用研究;2007年03期

7 潘国振,王界兵,严晓浪;高性能嵌入式CPU特殊指令单元的设计与实现[J];浙江大学学报(工学版);2005年02期

8 郑飞君;杨军;葛海通;严晓浪;;面向等价性验证的锁存器匹配算法[J];浙江大学学报(工学版);2006年08期

9 刘坤杰;游海亮;严晓浪;葛海通;;面向嵌入式应用的内存管理单元设计[J];浙江大学学报(工学版);2007年07期

10 翁延玲;葛海通;严晓浪;郑飞君;;结合半加图的算术电路等价性验证技术[J];浙江大学学报(工学版);2008年08期

相关博士学位论文 前2条

1 朱霞;线程级并行的硬件技术研究[D];西北工业大学;2003年

2 葛海通;32位高性能嵌入式CPU及平台研发[D];浙江大学;2009年

【相似文献】

相关期刊论文 前10条

1 夏玮玮,沈连丰,肖婕,毛宇斌;嵌入式系统关键技术分析与开发应用[J];单片机与嵌入式系统应用;2003年02期

2 尹旭峰;苑士华;胡纪滨;;ARM指令执行速度影响因素的实验研究[J];计算机工程;2011年12期

3 吴春瑜;林爽;陶洪亮;;基于SRAM的MMU新设计方法[J];辽宁大学学报(自然科学版);2007年01期

4 肖楠;高德远;吴列治;王思瑶;;基于VxWorks的PowerPC750 MMU初始化流程和内存保护策略分析[J];科学技术与工程;2008年05期

5 卢仕听;尤凯迪;韩军;曾晓洋;;MIPS内存管理单元的设计与实现[J];计算机工程;2010年21期

6 刘坤杰;游海亮;严晓浪;葛海通;;面向嵌入式应用的内存管理单元设计[J];浙江大学学报(工学版);2007年07期

7 吴志雄;郑灵翔;周剑扬;;SPARC V8处理器断点调试的设计与实现研究[J];电子技术应用;2008年08期

8 陈朝阳;黄志奇;刘长伟;;基于Intel PXA27X处理器的Bootloader设计[J];计算机工程与设计;2008年13期

9 夏晓,林正浩,陆丽达;内存管理单元的原理及电路设计[J];电子工程师;2003年12期

10 SUNSON;实测Cyrix MⅡ333[J];电脑爱好者;1998年22期

相关硕士学位论文 前4条

1 游海量;嵌入式处理器内存管理单元的设计和验证[D];浙江大学;2006年

2 李明刚;64位MIPS微处理器的模块设计和FPGA验证[D];合肥工业大学;2005年

3 邓子君;32位MIPS微处理器内存管理单元的设计和验证[D];西安电子科技大学;2008年

4 张思全;基于ARM的嵌入式系统设计与SOHO路由器应用的实现[D];广东工业大学;2004年

，

本文编号：1844133