基于冗余符号数的定点乘法器的设计

发布时间：2018-05-27 18:00

  本文选题：乘法器 + 冗余　； 参考：《华南理工大学学报(自然科学版)》2014年03期

【摘要】：为提高定点乘法器速度,减少乘法器面积,基于Radix-16冗余并行乘法器,将奇数倍部分积用冗余差分形式表示;将部分积的修正位与部分积进行压缩,减少了部分积数量;通过优化控制信号产生电路、Booth解码电路和二进制转换电路的结构,进一步减少了乘法器延时和面积.TSMC 180nm工艺下的Design Complier综合结果表明,改进后冗余乘法器的面积相对减少8%,延时相对减少11%.
[Abstract]:In order to improve the speed of the fixed-point multiplier and reduce the area of multiplier, based on the redundant parallel multiplier of Radix-16, the odd number of product is expressed in the form of redundant difference; the correction bit and the partial product of the partial product are compressed to reduce the amount of the product; the structure of the circuit, the Booth decoding circuit and the binary conversion circuit are produced by optimizing the control signal. The results of further reducing the multiplier delay and the area.TSMC 180nm Design Complier synthesis results show that the area of the improved redundant multiplier is reduced by 8% and the delay is relatively reduced by 11%..
【作者单位】： 华南理工大学电子与信息学院;
【基金】：国家自然科学基金资助项目(61274085)
【分类号】：TP332.22

【参考文献】

相关期刊论文 前1条

1 颜晓东;李树国;;二次Booth编码的大数乘法器设计[J];清华大学学报(自然科学版);2007年10期

【共引文献】

相关期刊论文 前1条

1 刘建国;管文强;杨同杰;杨晓辉;;基为64的可扩展模乘法器设计[J];电子技术应用;2011年07期

相关硕士学位论文 前4条

1 吁少锋;基于FPGA的电能集中采集系统的研究与设计[D];江西理工大学;2011年

2 杨同杰;有限域乘法运算单元可重构设计技术研究[D];解放军信息工程大学;2011年

3 徐新才;基于FPGA的高斯随机数发生器的设计与实现[D];华南理工大学;2013年

4 王晓泾;54位×54位冗余二进制乘法器的研究与设计[D];南京航空航天大学;2012年

【相似文献】

相关期刊论文 前10条

1 刘永勤;肖令禄;;基于Modelsim的八位定点乘法器设计[J];科技信息;2009年10期

2 ;[J];;年期

3 ;[J];;年期

4 ;[J];;年期

5 ;[J];;年期

6 ;[J];;年期

7 ;[J];;年期

8 ;[J];;年期

9 ;[J];;年期

10 ;[J];;年期

相关硕士学位论文 前1条

1 赵忠民;64位高性能嵌入式CPU中乘法器单元的设计与实现[D];同济大学;2007年

，

本文编号：1943210