基于肖特基势垒的电致阻变效应研究

发布时间：2018-06-13 12:46

  本文选题：阻变效应 + 虚拟仪器技术　； 参考：《浙江理工大学》2012年硕士论文

【摘要】：当前主流的基于浮栅结构的存储技术——Flash，随着摩尔定律器件的尺寸在逐年减小，在集成电路和信息技术领域占据着重要的地位，但是随着半导体工艺技术代的不断拓展，Flash存储器遇到了严重的技术瓶颈。为了延续摩尔定律的前进步伐，一些基于新型非挥发性的存储技术受到了科学界和工业界的广泛关注。其中，基于阻变效应的非挥发性随机存取存储器因其具有器件结构简单，尺寸可缩小性好，低压操作，低功耗，存取速度快，并与当前的CMOS工艺相兼容等优点，被认为是下一代非挥发性存储器的有力竞争者。但是，由于阻变层材料选择丰富，导电模式多样化，其阻变机理并没有在理论上统一起来。 论文利用紫外光刻技术和磁控溅射技术制备金属（Au和Ag）/n型半导体（Nb:SrTiO_3）结构样品，通过电场诱导和对衬底热退火处理等方式，对基于肖特基势垒的阻变机理进行了研究。论文的主要内容及取得的成果如下： 第一，利用虚拟仪器技术将测试仪器设备与计算机相连，搭建阻变性能测试系统，并用LabVIEW软件编写阻变性能测试系统界面，该系统可以实现的测试功能有电流-电压特性（I-V）测试，电阻-温度特性（R-T）测试，SETRESET测试，P/E脉冲测试和多级存储脉冲测试等。 第二，利用紫外光刻技术和磁控溅射镀膜技术，在Nb:SrTiO_3（NSTO）基片上沉积金属薄膜电极（Ti，Au和Ag），制备Ag/NSTO/Ti和Au/NSTO/Ti结构的样品器件。通过阻变性能测试及结合相关文献报道，认为两种结构器件的阻变效应源于金属与NSTO界面处的肖特基势垒。 对于Ag/NSTO/Ti样品而言，在Ag/NSTO界面处聚集着由氧空位形成的捕获电子层，在施加不同方向电压时，捕获电子层捕捉或者释放电子，导致肖特基势垒发生改变，影响器件的导电性能，产生高阻态（HRS）和低阻态（LRS）。并且在对样品做多级存储脉冲测试时，Ag/NSTO界面具有多级存储特性，结合R-T等测试结果，推断产生多级存储现象的原因是捕获层捕捉电子的数量不同，选择适合的擦除电压可以明显的区分不同阻态。 对于Au/NSTO/Ti样品而言，在Au/NSTO界面处也存在由氧空位形成的捕获电子层，，与Ag/NSTO结构比较，I-V和R-T曲线有所不同，在Au/NSTO处于高阻态（HRS）时呈现金属行为，而且并没有发现多级存储性能，将器件在不同的阻态时导电机理描述为，在低阻态（LRS）时，为氧空位释放电子导致肖特基势垒变低，电子容易隧穿过界面，在高阻态（HRS）时，捕获电子层处于电子饱和状态。 最后，对NSTO基片进行不同的表面热退火处理，并测试其与金属Ag界面的阻变特性，测试结果发现未退火和在空气中退火400oC和700oC的NSTO与Ag界面都有明显的阻变效应，随着退火温度的升高，I-V曲线的整流特性越明显。脉冲测试中，与400oC热退火界面相比较，700oC退火的衬底与Ag界面的高低阻态比率较大，并且700oC退火的界面在低阻态时很稳定。
[Abstract]:In order to extend the Moore ' s Law , some new non - volatile memory technologies have been widely paid attention to in the field of integrated circuits and information technology .

Metal ( Au and Ag ) / n - type semiconductor ( Nb : SrTiO _ 3 ) structure samples were prepared by ultraviolet lithography and magnetron sputtering . The mechanism of resistance change based on Schottky barrier was studied by means of electric field induction and thermal annealing . The main contents and achievements were as follows :

Firstly , the test instrument and equipment are connected with the computer by using virtual instrument technology , and the resistance - resistance performance test system is built , and the interface of the resistance - variable performance test system is prepared by LabVIEW software . The system can realize the testing functions including current - voltage characteristic ( I - V ) test , resistance - temperature characteristic ( R - T ) test , SETRESET test , P / E pulse test and multi - stage storage pulse test , etc .

Secondly , the metal thin film electrodes ( Ti , Au and Ag ) were deposited on the Nb 鈭

本文编号：2014071