高维度FFT加速器设计及硬件实现

发布时间：2021-03-22 22:45

大点数FFT变换对处理器的运算能力和访存带宽要求非常高,通常是图像处理、雷达信号处理、卫星通信、生物医学等高吞吐、高实时性应用的瓶颈。FFT运算的计算复杂度高,数据通信量大,因此研究高速、低资源消耗、且便于硬件现实的FFT加速器实现技术的工作变得极有实际价值。本文为了适应复杂数字信号处理对不同维度、不同点数的FFT计算任务,在研究一维、二维、三维FFT算法的原理和影响FFT硬件加速器性能的各种因素的基础上,设计了一种变维度FFT硬件加速器。以Xilinx Virtex6 FPGA为验证平台对本文设计的FFT加速器进行了验证,结果表明所设计的FFT加速器功能正确且性能达到系统设计要求。本文的主要研究工作如下:1、研究分析了 FFT的多种算法原理及多种硬件实现结构,通过比较各个算法对应的运算量及硬件实现的复杂度,选择了针对不同任务下不同点数、不同维度下适合实现的基-2FFT面划分并行算法及多路并行处理架构。2、本方案采用体-面-线的数据组织形式,从面和线2个层次展开计算,以面为基本存储单位,以线为基本计算单位,提高了 FFT运算的并行度,减少了处理器间的数据交互。3、通过乒乓预读取的设计和无冲突的地址调整模块,提高了整机的运算访存比。4、本文设计的FFT加速器内含4个并行计算单元,支持IEEE-754标准下的32位单精度浮点数32点到64K点一维FFT运算,32点到256点的二维和三维FFT运算,且具有较强的可扩展性,可根据需要实现m×n×p序列的FFT运算。5、本文的设计已在Xilinx Virtex6 FPGA芯片上进行原型验证,最高工作频率184.88MHz,在功能性正确的基础上同时达到了系统设计提出的性能要求。
【学位授予单位】：合肥工业大学
【学位级别】：硕士
【学位授予年份】：2017
【分类号】：TP332

文章目录

致谢

摘要

ABSTRACT

第一章绪论

1.1 研究背景

1.2 快速傅里叶变换发展现状

1.2.1 FFT算法研究现状

1.2.2 FFT硬件加速器研究

1.2.3 国内外研究现状

1.3 课题来源

1.4 论文结构安排

第二章 FFT算法原理及其硬件实现

2.1 快速傅里叶变换

2.2 变维度FFT算法原理

2.2.1 一维FFT算法原理

2.2.2 二维FFT算法原理

2.2.3 三维FFT算法原理

2.2.4 按基划分的FFT算法原理

2.3 FFT处理器硬件架构

2.3.1 顺序递归结构

2.3.2 级联处理结构

2.3.3 并行迭代结构

2.3.4 阵列处理结构

2.4 本章小结

第三章 FFT加速器的实现方案

3.1 FFT算法的比较和选择

3.1.1 FFT算法运算规律

3.1.2 FFT运算量比较

3.1.3 FFT算法复杂性比较

3.1.4 FFT算法选择

3.2 FFT运算流图的实现方案

3.3 变维度FFT算法方案的比较与选择

3.3.1 块划分并行算法

3.3.2 面划分并行算法

3.3.3 变维度FFT实现方案的选择

3.4 FFT处理器硬件架构的方案

3.5 本章小结

第四章 FFT加速器设计与实现

4.1 FFT加速器架构

4.2 FFT处理器结构

4.3 FFT运算单元

4.3.1 FFT运算单元的模块结构

4.3.2 FFT运算单元功能结构

4.4 数据组织形式

4.5 存储控制策略

4.5.1 外存储控制策略

4.5.2 内存储控制策略

4.6 蝶形运算单元

4.7 地址无冲突设计

4.8 地址产生单元

4.9 预读取设计

4.10 FFT运算流程

4.10.1 FFT整体运算流程

4.10.2 FFT处理器计算流程

4.11 本章小结

第五章 FFT加速器验证和性能评估

5.1 验证目标及方案

5.2 RTL级功能验证

5.3 FFT运算误差分析

5.3.1 一维FFT运算误差分析

5.3.2 二维FFT运算误差分析

5.3.3 三维FFT运算误差分析

5.4 FPGA验证

5.4.1 FPGA验证平台

5.4.2 资源利用率分析

5.5 FFT加速器的性能对比

5.5.1 一维FFT运算的性能

5.5.2 二维FFT运算的性能

5.5.3 三维FFT运算性能

5.6 本章小结

第六章总结与展望

6.1 总结

6.2 展望

参考文献

攻读硕士学位期间的学术活动及成果情况

【参考文献】