快速有符号整数除法算法及其低成本实现

发布时间：2018-07-24 21:11

【摘要】：微处理器中完成一条有符号除法指令需要6个~38个周期。跳过符号处理直接用补码参与运算,可以节省符号处理的3个周期,从而提高除法器性能。为此,提出补码不恢复除法,将其运用于整数除法并给出算法证明,研究商的修正问题并给出解决方案。实验结果表明,该除法器在TSMC 130 nm工艺下的面积为12 687μm2,完成一条有32位符号整数除法只需要2个~34个周期,相当于仅以多16%面积的硬件代价提升35%的有符号除法性能。
[Abstract]:It takes 6 ~ 38 cycles to complete a signed division instruction in a microprocessor. Skipping symbol processing directly using complement code to participate in the operation can save three cycles of symbol processing and improve the performance of divider. In order to solve this problem, this paper puts forward the complement unrestored division, applies it to integer division and gives the proof of the algorithm, studies the correction problem of the quotient and gives the solution. The experimental results show that the divider has an area of 12 687 渭 m ~ 2 under TSMC 130nm process, and it takes only 2 ~ 34 cycles to complete a division with 32 bits symbol integer, which is equivalent to the improvement of the performance of signed division by 35% at the hardware cost of only 16% more area.
【作者单位】： 浙江大学超大规模集成电路设计研究所;
【分类号】：TP332

【参考文献】

相关期刊论文 前2条

1 黄秀荪;叶青;仇玉林;;高速除法器设计及ASIC实现[J];微电子学与计算机;2008年02期

2 宣淑巍;李晓江;马成炎;;一种基于循环减法原理除法器的加速方法[J];微电子学与计算机;2009年12期

【共引文献】

相关期刊论文 前10条

1 李旰;王红胜;张阳;陈军广;;基于FPGA的移位减法除法器优化设计与实现[J];国防技术基础;2010年08期

2 邢立冬;;基于FPGA的低功耗高速除法器设计[J];电子世界;2014年06期

3 王帆;陈涛;张刚;;基于珠算原理设计64位除法器及FPGA实现[J];科学技术与工程;2014年26期

4 李小霞;;什么是不恢复余数法——阵列除法器的数学分析(Ⅰ)[J];数学的实践与认识;2012年20期

5 李小霞;;不恢复余数法的等效变形—阵列除法器的数学分析(Ⅱ)[J];数学的实践与认识;2012年21期

6 王晨旭;张凯峰;刘康;喻明艳;;高性能双精度浮点除法器研究[J];微处理机;2011年06期

7 王春玲;魏强;韩良;;模糊控制器中高速除法器的FPGA设计[J];微计算机信息;2011年10期

8 宣淑巍;李晓江;马成炎;;一种基于循环减法原理除法器的加速方法[J];微电子学与计算机;2009年12期

9 储昭贤;施慧彬;;基于FPGA的16位堆栈处理器的设计[J];微电子学与计算机;2012年02期

10 叶显阳;张海勇;皮代军;秦水介;;基于Verilog计算精度可调的整数除法器的设计[J];现代电子技术;2009年03期

相关会议论文 前1条

1 庄巍;刘衡竹;杨惠;;基数分离的快速定点SIMD除法器[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集（A辑）[C];2011年

相关硕士学位论文 前4条

1 朱亭亭;OFDM通信系统的低功耗运算设计[D];华中科技大学;2011年

2 刘康;高性能浮点除法单元的设计[D];哈尔滨工业大学;2009年

3 庄巍;YHFT-Matrix DSP低功耗向量运算单元设计与归约网络研究[D];国防科学技术大学;2012年

4 张闯;X-DSP64位定点运算单元与向量归约网络的设计与实现[D];国防科学技术大学;2013年

【二级参考文献】

相关期刊论文 前3条

1 刘杰;;高速整数除法器的实现及仿真[J];福建电脑;2007年10期

2 黄秀荪;叶青;仇玉林;;高速除法器设计及ASIC实现[J];微电子学与计算机;2008年02期

3 周珍艮;郭立;;固定延迟的流水线双精度浮点除法电路[J];微电子学与计算机;2008年05期

【相似文献】

相关期刊论文 前1条

1 ;新USB3.0集线控制器和SATA桥接控制器的应用[J];世界电子元器件;2014年04期

，

本文编号：2142666