超宽SIMD DSP片上并行数据访存关键技术研究

发布时间：2018-08-17 18:31

【摘要】：随着嵌入式应用的不断发展以及芯片设计技术的不断进步，以单指令流多数据流（Single Instruction stream Multiple Data streams，SIMD）技术为主体且融合其它技术的嵌入式体系结构，能够以较低的硬件开销充分开发应用程序的并行性，已经成为DSP体系结构技术发展的主流。当前，采用SIMD技术的DSP的数据通路宽度已经逐渐由传统的4或8向32或64发展。这在给系统带来高效能的同时，也使系统面临着数据带宽供给能力不足、存储冲突过多、数据混洗开销过大等诸多问题。因而，研究超宽SIMD DSP高效的存储机制具有重要意义。并行存储技术是实现超宽SIMD DSP高效存储机制的有效途径。本文针对超宽SIMD DSP片上并行数据访存的关键技术进行研究，主要从片上并行存储系统的高效低开销设计、系统集成、冲突减少机制以及混洗单元的高效设计等方面展开工作。本文的主要内容与创新点体现在以下几个方面： 1).提出了一种模块数匹配的双线性偏斜2D存储机制。该机制所需要的存储模块数目和SIMD的宽度相同，并且每个存储模块的宽度加倍深度减半。双线性偏斜的映射函数保证了它能够同时支持无冲突的行、列、块等访问模式，可以在水平和垂直方向上支持循环寻址。和传统的方案相比，该机制能够有效地减少片上并行存储技术的面积开销，并且其控制逻辑较为简单，关键路径延时合理。 2).提出了一种基于相邻访存数据重用的低功耗2D存储机制。该机制根据滑窗类应用在2D存储器中的访存特点，设计了相邻地址判断器对连续的2D访存请求进行相关性判断并生成体控掩码，从而关闭部分存储体的偏移地址生成电路及片选信号。该机制能够在引入较小的硬件开销的情况下，显著地降低2D存储器的功耗开销，并且不影响存储系统的性能。 3).提出了一种面向应用领域的多态并行存储方案。该方案通过采用1D/2D可配置的并行存储机制，存储器寄存器两级协同方案以及配套的访存指令来解决应用领域中的不规则访存问题。在性能和开销之间进行了合理地折衷，从而为高性能通用DSP提供了统一的并行存储框架。该方案的硬件开销适中，能够有效地压缩应用程序的代码尺寸，并且能够使应用程序获得较好的性能加速。 4).提出了一种向量DMA Cache技术。该技术将传统的CPU Cache技术迁移到DMA和VM的接口中，将多个分离的DMA请求合并为Cache的行请求去访问VM，从而有效地减少了DMA访问VM的次数和VM的冲突次数。向量DMACache技术能够有效地缓解并行存储器的竞争问题，提高应用程序的执行效率，并且其作用随着SIMD宽度的增加而愈发有效。 5).设计了一种具有高效混洗模式存储器的可编程混洗单元，并提出了混洗矩阵的奇偶划分方法。可编程混洗单元通过使用高效的混洗模式存储器及对应的指令，使程序员能够提前加载所需要的混洗模式。应用程序在执行时，混洗指令能够和通用寄存器或访存带宽等系统的关键资源分离，从而提高执行效率。混洗矩阵的奇偶划分方法具有数据选择跨度值较小、循环移位稳定性等特征，在解决超宽SIMD DSP中小粒度混洗数据进出Crossbar方面存在优势。本文提出的方法和技术绝大部分已经或即将在FT-Matrix系列DSP中得到实现和应用，，能够为高性能DSP的设计提供较好的技术储备或借鉴思路。
[Abstract]:......
【学位授予单位】：国防科学技术大学
【学位级别】：博士
【学位授予年份】：2012
【分类号】：TP333

【参考文献】