基于Sklansky结构的24位并行前缀加法器的设计与实现

发布时间：2018-08-21 08:46

【摘要】：针对串行进位加法器存在的延时问题,采用一种基于Sklansky结构的并行前缀加法器,通过对并行前缀加法器各个模块进行优化,设计实现了一个24位并行前缀加法器。通过与24位串行进位加法器进行延时比较,结果表明,Sklansky并行前缀结构的加法器,能有效提高运算速度。
[Abstract]:Aiming at the delay problem of serial carry adder, a parallel prefix adder based on Sklansky structure is adopted. By optimizing each module of the parallel prefix adder, a 24-bit parallel prefix adder is designed and implemented. The adder can effectively improve the computation speed.
【作者单位】： 华南理工大学电子与信息学院;
【基金】：国家自然科学基金项目(61274085) 华南理工大学中央高校基本科研学生项目(10561201435)
【分类号】：TP332.21

【参考文献】

相关期刊论文 前1条

1 赵翠华;娄冕;张洵颖;沈绪榜;;一种改进的基于Kogge-Stone结构的并行前缀加法器[J];微电子学与计算机;2011年02期

【共引文献】

相关期刊论文 前3条

1 王敏;徐祖强;邱陈辉;;基于Booth\CSD混合编码的模2~n+1乘法器的设计[J];电子器件;2014年02期

2 黄世洋;陈奉仪;姚若河;;一个应用混合基算法的余数系统后置转换电路设计[J];华南师范大学学报(自然科学版);2015年05期

3 郭晓;蒋安平;宗宇;;SM2高速双域Montgomery模乘的硬件设计[J];微电子学与计算机;2013年09期

相关硕士学位论文 前3条

1 王星;基于压缩感知的图像重构系统在FPGA中的设计与实现[D];东北大学;2013年

2 李梦瑶;基于3DES算法IP核的视频图像加密系统的设计与实现[D];东北大学;2013年

3 耿健;基于FPGA的图像加密系统设计与实现[D];南昌大学;2014年

【二级参考文献】

相关期刊论文 前1条

1 王骞,丁铁夫;一种稀疏树加法器及结构设计[J];电子器件;2005年02期

相关硕士学位论文 前1条

1 靳战鹏;高速浮点加法运算单元的研究与实现[D];西北工业大学;2006年

【相似文献】

相关期刊论文 前1条

1 王晓泾;崔晓平;王大宇;;Sklansky并行前缀加法器的优化设计[J];微电子学与计算机;2013年01期

，

本文编号：2195186