高速并行处理模式下同步时序研究

发布时间：2018-08-29 15:11

【摘要】：总结了高速时钟电路时序分析及计算方法,并且对SDRAM在源同步工作方式下的总线时序计算做出了全面的介绍。通过对实际电路设计的分析得出了具有参考价值的结论,并对高速电路的PCB布局给出了分析。
[Abstract]:This paper summarizes the timing analysis and calculation method of high speed clock circuit, and introduces the bus timing calculation of SDRAM in source synchronization mode. Through the analysis of the actual circuit design, the conclusion with reference value is obtained, and the PCB layout of the high-speed circuit is analyzed.
【作者单位】： 海装装备采购中心;
【分类号】：TP338.6

【参考文献】

相关期刊论文 前1条

1 吕霆,祝亮;高速时钟电路的信号完整性设计[J];电子工艺技术;2004年01期

【共引文献】

相关期刊论文 前6条

1 李春伟;;SOC设计SI分析优化方法研究[J];电子设计工程;2012年06期

2 何浩磊;师奕兵;王志刚;;一种高速同步时钟分配系统的设计[J];测控技术;2007年05期

3 李楠;刘琼;吴志美;;高速交换机设计中的信号完整性问题[J];计算机工程;2006年10期

4 王猛;崔文涛;田书林;;多路高速时钟生成系统的同步输出设计[J];中国测试技术;2006年06期

5 郑亮亮;金光;;一种TDI CCD的高速驱动电路的设计研究[J];微计算机信息;2009年11期

6 郑亮亮;金光;张贵祥;;一种TDI CCD成像的高速视频电路的设计与实现[J];微计算机信息;2011年01期

相关博士学位论文 前1条

1 赵辉;叠加合成非线性放大16QAM高速调制技术的研究[D];中国科学院研究生院（空间科学与应用研究中心）;2006年

相关硕士学位论文 前10条

1 何晴;高频连接器性能分析[D];北京邮电大学;2011年

2 李番;基于视频技术的车辆违章记录仪[D];华中科技大学;2004年

3 吴聪达;高速数字设计中的信号完整性研究[D];西安电子科技大学;2005年

4 周传t，

本文编号：2211587