当前位置:主页 > 科技论文 > 计算机论文 >

嵌入式系统芯片中SM2算法软硬件协同设计与实现

发布时间:2019-06-22 13:02
【摘要】:针对现有的椭圆曲线算法系统级设计中开发周期长,以及不同模块的性能开销指标不明确等问题,提出一种基于电子系统级(ESL)设计的软硬件(HW/SW)协同设计方法。该方法通过分析SM2(Shang Mi2)算法原理与实现方式,研究了不同的软硬件划分方案,并采用统一建模语言System C对硬件模块进行周期精确级建模。通过模块级与系统级两层验证比较软硬件模块执行周期数,得出最佳性能划分方式。最后结合算法控制流程图(CFG)与数据流程图(DFG)将ESL模型转化为寄存器传输级(RTL)模型进行逻辑综合与比较,得出在180 nm CMOS工艺,50 MHz频率下,当算法性能最佳时,点乘模块执行时间为20 ms,门数83 000,功耗约2.23 m W。实验结果表明所提系统级架构分析对基于椭圆曲线类加密芯片在性能、面积与功耗的评估优势明显且适用性强,基于此算法的嵌入式系统芯片(So C)可根据性能与资源限制选择合适的结构并加以应用。
[Abstract]:In order to solve the problems of long development cycle and unclear performance overhead of different modules in the existing Elliptic Curve algorithm (Elliptic Curve algorithm) system level design, a software and hardware (HW/SW) co-design method based on electronic system level (ESL) design is proposed. By analyzing the principle and implementation of SM2 (Shang Mi2) algorithm, different software and hardware partition schemes are studied, and System C is used to model the hardware module at the periodic and accurate level. Through the verification and comparison of the execution cycle of software and hardware modules at the module level and the system level, the optimal performance partition method is obtained. Finally, the ESL model is transformed into register transfer level (RTL) model by combining the algorithm control flow chart (CFG) and the data flow chart (DFG) to synthesize and compare the logic. It is concluded that when the algorithm performance is the best, the point multiplication module execution time is 20 ms, gate number 83 000, and the power consumption is about 2.23 MW at 180 nm CMOS process and 50 MHz frequency. The experimental results show that the proposed system-level architecture analysis has obvious advantages and strong applicability in evaluating the performance, area and power consumption of the Elliptic Curve encryption chip. The embedded system chip (So C) based on this algorithm can select the appropriate structure according to the performance and resource constraints and apply it.
【作者单位】: 湖南大学物理与微电子科学学院;湖南大学信息科学与工程学院;
【基金】:国家自然科学基金资助项目(61300037)
【分类号】:TP309;TP368.1

【参考文献】

相关期刊论文 前4条

1 张丽娜;陈建华;黄尹;胡进;;椭圆曲线密码SOC的研究与设计[J];华中科技大学学报(自然科学版);2008年11期

2 游余新;;基于ESL设计方法学的SOC设计[J];中国集成电路;2011年09期

3 周发旺;史再峰;郭炜;刘睿;;高并行可配置的GF(p)域ECC处理器[J];计算机工程;2012年16期

4 徐劲松;王志新;严迎建;;ECC专用指令处理器软硬件协同设计[J];计算机工程与设计;2012年03期

【共引文献】

相关期刊论文 前4条

1 程明智;周由胜;辛阳;杨义先;;GF(2~(192))域上ECC加密的FPGA实现[J];华中科技大学学报(自然科学版);2009年10期

2 游余新;;复杂SOC的软硬件协同验证解决方案[J];中国集成电路;2013年Z1期

3 魏先民;;改进的ECC算法在网络信息安全中的研究[J];计算机科学;2013年01期

4 吴紫盛;李源;杨群;何虎;;基于LISA语言的DSP高效建模方法[J];计算机工程与设计;2015年02期

相关硕士学位论文 前8条

1 范婧;可支持脚本的仿真平台构建方法的研究[D];华北电力大学;2012年

2 周红月;SoC系统级建模与仿真平台的设计与研究[D];天津大学;2012年

3 马贝贝;智能卡安全协议研究与实现[D];华中科技大学;2013年

4 赵开兰;灵活可配的大数运算架构设计[D];浙江大学;2014年

5 靳伟伟;基于FPGA的非线性预测控制器设计与实现[D];吉林大学;2014年

6 胡尧;数字版权交易用户端可信计数器设计与实现[D];西安电子科技大学;2014年

7 裴斐;移动数字签名平台的研究与实现[D];北京邮电大学;2014年

8 于哲;新一代移动安全存储控制SoC芯片设计[D];天津大学;2014年

【二级参考文献】

相关期刊论文 前10条

1 任坤;严晓浪;孙玲玲;;ASIP编译器设计和实现[J];电路与系统学报;2009年06期

2 沈钲;孙义和;;一种支持同时多线程的VLIW DSP架构[J];电子学报;2010年02期

3 郑俊杰;陆虎敏;方向忠;;基于自适应插值算法的视频图像缩放技术及其FPGA实现[J];航空电子技术;2008年02期

4 游余新;;利用Mentor高层次综合技术(Catapult Synthesis)快速实现复杂DSP算法[J];中国集成电路;2007年05期

5 王培东;李锋伟;杨俊成;;一种融合FPGA和ISS技术的软硬件协同验证方法[J];计算机工程与应用;2009年30期

6 朱华;周玉洁;;素域上椭圆曲线密码IP的高效VLSI实现[J];计算机工程;2008年16期

7 蔡亮;戴紫彬;陈璐;;一种通用ECC协处理器的设计与实现[J];计算机工程;2009年04期

8 鲍华;洪一;郭二辉;;面向SoC的软硬件协同验证平台设计[J];计算机工程;2009年08期

9 沈弼龙;赵鹏;陈旭灿;李思昆;;面向专用处理器指令集设计的应用特征分析方法研究与实现[J];计算机工程与科学;2009年S1期

10 赵学秘;王志英;岳虹;陆洪毅;戴葵;;TTA-EC:一种基于传输触发体系结构的ECC整体算法处理器[J];计算机学报;2007年02期

相关会议论文 前1条

1 游余新;;利用面向对象技术进行可配置的FFT IP设计与实现[A];第五届中国通信集成电路技术与应用研讨会会议文集[C];2007年

相关硕士学位论文 前3条

1 张军;ECC协处理器专用指令与可重构单元设计技术研究[D];解放军信息工程大学;2010年

2 蔡亮;双域ECC协处理器体系结构研究与设计[D];解放军信息工程大学;2008年

3 蔡昌曙;基于F_2~m域的圆锥曲线数乘算法与混合加密的研究与实现[D];云南师范大学;2008年



本文编号:2504605

资料下载
论文发表

本文链接:https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2504605.html


Copyright(c)文论论文网All Rights Reserved | 网站地图 |

版权申明:资料由用户40403***提供,本站仅收录摘要或目录,作者需要删除请E-mail邮箱bigeng88@qq.com