基于FPGA的Systolic乘法技术研究

发布时间：2019-07-21 17:13

【摘要】：Systolic乘法是一种基于SIMD-MC2模型的矩阵乘算法,无法直接应用在单独的嵌入式系统中,所以提出一种采用FPGA技术实现Systolic乘法的方法。该方法将FPGA的硬件并行特性与巧妙的并行算法结合起来,利用FPGA灵活可编程的特点,在FPGA内部设计了一种基于MC2模型的节点阵列来实现Systolic乘法。实际应用中,可以灵活地修改节点单元的数量和节点的功能来满足不同规模的运算矩阵需求并充分利用FPGA的资源。仿真结果验证了该方法的正确性。实际测试结果表明:该方法具有较快的速度和较高的实时性。
【图文】：
图１Ｓｙｓｔｏｌｉｃ阵列原理Ｆｉｇｕｒｅ１ＰｒｉｎｃｉｐｌｅｏｆＳｙｓｔｏｌｉｃａｒｒａｙ

图１Ｓｙｓｔｏｌｉｃ阵列原理Ｆｉｇｕｒｅ１ＰｒｉｎｃｉｐｌｅｏｆＳｙｓｔｏｌｉｃａｒｒａｙ

好地利用Ｓｙｓｔｏｌｉｃ阵列的并行性，阵列中可以存在多个方向、不同流动速度的数据流，这样可以得到相当高的系统数据吞吐量。Ｓｙｓｔｏｌｉｃ阵列采用简单的通信机制，数据在节点之间以流水线方式传递，并且整个阵列按同步方式工作；另外，Ｓｙｓｔｏｌｉｃ阵列具有简单、规整、模块性好的特点，只有少量的节点与外部有ＩＯ操作，这能使系统保持较好的处理速度，同时也可与外部ＩＯ带宽之间的平衡，非常适合ＦＰＧＡ实现。Ｆｉｇｕｒｅ１ＰｒｉｎｃｉｐｌｅｏｆＳｙｓｔｏｌｉｃａｒｒａｙ图１Ｓｙｓｔｏｌｉｃ阵列原理３Ｓｙｓｔｏｌｉｃ乘法思想Ｓｙｓｔｏｌｉｃ乘法是基于Ｓｙｓｔｏｌｉｃ阵列结构的并行矩阵乘法，，通过在时间上延迟矩阵输入元素的方法来达到一对下标合适的矩阵元素就地相乘的目的［１１］。３．１并行算法描述在ＳＩＭＤ－ＭＣ２模型上的Ｓｙｓｔｏｌｉｃ乘法算法如下：输入矩阵Ａ、Ｂ：Ａｍ＊ｎ、Ｂｎ＊ｋ。输出矩阵Ｃ：Ｃｍ＊ｎ在Ｐ（ｉ，ｊ）中存在有乘积矩阵元素１６３３周磊涛等：基于ＦＰＧＡ的Ｓｙｓｔｏｌｉｃ乘法技术研究
图２Ｓｙｓｔｏｌｉｃ乘法实例Ｆｉｇｕｒｅ２ＡｎｉｎｓｔａｎｃｅｏｆＳｙｓｔｏｌｉｃｍｕｌｔｉｐｌｉｃａｔｉｏｎ

图２Ｓｙｓｔｏｌｉｃ乘法实例Ｆｉｇｕｒｅ２ＡｎｉｎｓｔａｎｃｅｏｆＳｙｓｔｏｌｉｃｍｕｌｔｉｐｌｉｃａｔｉｏｎ

进入阵列的行。其中第ｉ行输入的向量中第ｊ个数据和第ｉ－１行输入向量中第ｊ－１个数据同时进入阵列。Ｂ矩阵的列向量按列号输入到对应的阵列列，向量中每个数据按行号从大到小依此进入阵列的列。其中，第ｉ列输入的向量中第ｊ个数据和第ｉ－１列输入向量中第ｊ－１个数据同时进入阵列。当行列输入的数据汇合到节点时，进行相乘运算。一个３阶Ｓｙｓｔｏｌｉｃ乘法的示例如图２所示。Ｆｉｇｕｒｅ２ＡｎｉｎｓｔａｎｃｅｏｆＳｙｓｔｏｌｉｃｍｕｌｔｉｐｌｉｃａｔｉｏｎ图２Ｓｙｓｔｏｌｉｃ乘法实例３．３数据在阵列中流动规则（１）Ａｉｊ按照行号从小到大的顺序依次穿越第ｉ行节点单元；Ｂｉｊ按照列号从小到大的顺序依次穿越第ｊ列节点单元；Ａｉｊ和Ｂｉｊ在同一时钟控制下，直至Ａ、Ｂ所有元素穿越节点单元阵列的整行和整列。（２）Ａｉｋ和Ｂｋｊ同时到达Ｐ（ｉ，ｊ）时相乘并加入Ｃｉｊ中，Ｃｉｊ＝∑Ａｉｋ＊Ｂｋｊ（ｋ＝０，１，…，ｎ－１）。４Ｓｙｓｔｏｌｉｃ乘法实现４．１节点单元设计节点是构成Ｓｙｓｔｏｌｉｃ乘法的基本单元，可以通过修改节点中的逻辑功能，实现不同场合下Ｓｙｓ－ｔｏｌｉｃ乘法。其主要由一个乘法器、一个加法器和一个用于存储计算结果的寄存器构成。其内部结构如图３所示，图中Ｒｏｗ＿ｉｎ与Ｃｏｌ＿ｉｎ为节点的输入数据，ｃｌｋ为同步时钟，ｒｓｔｎ为异步复位信号，每次重新计算矩阵乘之前需要复位清除节点内所有的数据。在同步时钟的控制下，Ｒｏｗ＿ｉｎ与Ｃｏｌ＿ｉｎ
【作者单位】：中国科学院大学;中国科学院沈阳计算技术研究所;沈阳高精数控技术有限公司;
【基金】：国家科技支撑计划沈阳特种专用数控机床产业集群国产数控系统创新应用示范(2012BAF13B08)
【分类号】：TP332.22;O151.21

【参考文献】