容工艺偏差的低偏斜层次化时钟网络设计

发布时间：2019-08-15 16:29

【摘要】：针对超深亚微米工艺出现的新特点,基于对称"H树"型全局时钟网络加区域化的"Mesh"时钟网格的混合时钟结构,实现了不同于传统全局Mesh结构的树形驱动本地网格层次化时钟分布网络.实验表明,该网络具有极低的偏斜和高工艺偏差容忍度,其总的时钟偏斜可控制在10 ps以内,其时钟偏斜随工艺变化值与设计值的偏差在10%的数量级上,极有利于高性能微处理器处理核心的时序设计.
[Abstract]:In view of the new characteristics of ultra-deep submicron process, based on the hybrid clock structure of symmetric "H-tree" global clock network and regionalized "Mesh" clock grid, a tree-driven local grid hierarchical clock distribution network is implemented, which is different from the traditional global Mesh structure. The experimental results show that the network has very low deviation and high process deviation tolerance, and its total clock deviation can be controlled within 10 ps. The deviation between the clock deviation and the design value is in the order of 10%, which is very beneficial to the timing design of the processing core of high performance microprocessor.
【作者单位】： 国家高性能集成电路设计中心;
【基金】：国家科技重大专项“核高基”(批准号:2013ZX01028-001-001)资助
【分类号】：TP332

【参考文献】

相关期刊论文 前1条

1 李芝燕,严晓浪;高速多级时钟网布线[J];半导体学报;2000年03期

【共引文献】

相关期刊论文 前4条

1 蔡兴建,毛军发,钱晓宁,陈建华;用SQP时域优化高速互连线电路[J];半导体学报;2001年04期

2 许静宇,鲍海云,洪先龙,蔡懿慈,经彤,顾钧;一个快速高效进行布线拥挤优化的总体布线器(英文)[J];半导体学报;2002年02期

3 刘毅,洪先龙,蔡懿慈;带偏差约束的时钟线网的拓扑构造和优化[J];半导体学报;2002年11期

4 赵萌,蔡懿慈,洪先龙,刘毅;合理偏差驱动的时钟线网构造及优化[J];半导体学报;2003年04期

相关硕士学位论文 前2条

1 鲍进威;SoC芯片的低功耗物理设计研究[D];国防科学技术大学;2011年

2 林晓;基于EOC物理层芯片的时钟树综合设计[D];北京工业大学;2010年

【相似文献】

相关期刊论文 前10条

1 王永清;王礼生;;ASIC设计流程和方法[J];中国集成电路;2005年12期

2 ;安森美半导体完整时钟解决方案满足时钟市场更高要求[J];中国集成电路;2008年11期

3 王兵;彭瑞华;傅育熙;;前后端协同的时钟树设计方法[J];计算机工程;2008年12期

4 黄惠萍;陆伟成;付强;赵文庆;;基于延迟合并嵌入的带障碍的时钟树布线算法[J];计算机辅助设计与图形学学报;2008年06期

5 王逵;董海瀛;程旭;;针对面积优化的时钟偏斜规划算法[J];北京大学学报(自然科学版);2009年01期

6 童琼;张晓林;苏琳琳;张帅;杜龙军;;双频双系统导航芯片的时钟树分析和设计[J];微电子学;2011年02期

7 鲍进威;田丰;喻小虎;张建;欧钢;;一种改进的时钟网络设计方法及实现[J];全球定位系统;2011年04期

8 阳若宁;;一种低功耗集成电路的时钟分布策略[J];中南林业科技大学学报;2011年12期

9 邓尧之;万培元;刘世勋;林平分;;一种高效时钟树综合实现方法[J];半导体技术;2012年03期

10 李春伟;;时钟网格与时钟树设计方法对比研究[J];电子设计工程;2012年07期

相关会议论文 前4条

1 刘战涛;赵振宇;张民选;杨朱黎;张国强;;时钟树优化方法研究[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集（A辑）[C];2011年

2 曾艳飞;张民选;赵振宇;;鱼骨型时钟结构的设计与实现[A];第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集[C];2012年

3 杨正强;赵振宇;衣晓飞;宋卫卫;陈安安;;基于EDI的混合型时钟设计[A];第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集[C];2012年

4 宋卫卫;马驰远;赵振宇;杨正强;陈安安;;40nm工艺下精确时钟借用方法的研究[A];第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集[C];2012年

相关博士学位论文 前3条

1 蔡懿慈;极大规模集成电路全局互连线设计与优化算法研究[D];中国科学技术大学;2007年

2 史江义;基于IP核的SOC设计关键技术研究[D];西安电子科技大学;2007年

3 何小威;基于片上天线的高频全局时钟无线分布关键技术研究[D];国防科学技术大学;2011年

相关硕士学位论文 前10条

1 石柱;时钟网格的设计与分析[D];国防科学技术大学;2012年

2 黄伟坚;全芯片时钟网络的综合与优化方法[D];上海交通大学;2010年

3 西西志华;时钟树有用偏差优化的高效实现[D];国防科学技术大学;2012年

4 徐金龙;片上时钟产生电路的研究[D];哈尔滨工业大学;2009年

5 骆建平;超高频无源RFID物理设计与低功耗时钟树综合[D];西安电子科技大学;2010年

6 李娜;UHF RFID电子标签芯片的低功耗物理设计与时钟树综合[D];西安电子科技大学;2013年

7 宋卫卫;考虑公共路径的时钟结构重整与优化[D];国防科学技术大学;2013年

8 曾艳飞;鱼骨型时钟结构的研究与实现[D];国防科学技术大学;2012年

9 吴震宇;片上时钟系统的研究与设计[D];国防科学技术大学;2005年

10 何其;时钟网格在ASIC设计中的应用[D];大连理工大学;2011年

，

本文编号：2527104