54位高速冗余二进制乘法器的设计

发布时间：2019-08-24 11:20

【摘要】：冗余二进制(RB)数是一种有符号数的表示方法,利用冗余二进制算法的进位无关特性和规整的结构,可以设计高速RB并行乘法器.系统地研究了RB乘法器的算法和结构,给出了基于修正Booth算法,RB部分积压缩树和RB-NB转换器的54b乘法器的设计过程,并利用并行前缀/进位选择混合加法器对RB-NB转换器进行优化设计.采用Verilog HDL对乘法器进行描述,并在ModelSim平台上进行仿真验证,在SMIC 0.18mm标准工艺库下,通过Synopsys公司综合工具Design Compiler进行综合,得到54bRB乘法器的延时可达到3.97ns,面积是409 293mm2.
[Abstract]:The redundant binary (RB) number is a representation of the number of symbols, and the high-speed RB parallel multiplier can be designed by using the carry-independent property and the regular structure of the redundant binary algorithm. The algorithm and structure of the RB multiplier are systematically studied. The design process of the 54b multiplier based on the modified Booth algorithm, the RB partial product compression tree and the RB-NB converter is given, and the RB-NB converter is optimized by the parallel prefix/ carry selection hybrid adder. The multiplier is described by Verilog HDL and the simulation verification is carried out on the ModelSim platform. Under the SMIC 0.18 mm standard process library, the synthesis is carried out through the Synopsys integrated tool Design Compiler, and the delay of the 54bB multiplier can reach 3.97 ns and the area is 409 293 mm2.
【作者单位】： 南京航空航天大学电子信息工程学院;
【分类号】：TP332.2

【参考文献】

相关期刊论文 前1条

1 王晓泾;崔晓平;王大宇;;Sklansky并行前缀加法器的优化设计[J];微电子学与计算机;2013年01期

【二级参考文献】

相关期刊论文 前1条

1 崔晓平;王成华;;二级进位跳跃加法器的优化方块分配[J];北京航空航天大学学报;2007年04期

相关博士学位论文 前1条

1 孙海平;计算机算术中若干前缀计算问题的研究[D];合肥工业大学;2006年

【相似文献】

相关期刊论文 前10条

1 李涌伟;蒋剑飞;毛志刚;陶昱良;;一种低功耗可配置乘加器的设计[J];微电子学;2011年02期

2 康潇亮;雷绍充;梁峰;;67×67位乘法器的改进四阶Booth算法实现[J];电子器件;2007年04期

3 李军强;李东生;李奕磊;周志增;;32×32高速乘法器的设计与实现[J];微电子学与计算机;2009年12期

4 王江;黄秀荪;陈刚;杨旭光;仇玉林;;一种RISC微处理器的快速乘除法运算设计与实现[J];电子器件;2007年01期

5 洪炳昒,周春波;一种实用的全ROM化并行乘法器方案[J];计算机学报;1988年05期

6 高厚新,朱光喜,屈代明,桂波;高速MAC单元的设计[J];微电子技术;2003年02期

7 李振刚;;多位乘法器的多阶Booth算法的实现[J];天津城市建设学院学报;2009年01期

8 周叔源;;TP-801A单板机控制的快速阵列乘法器系统[J];集成电路应用;1984年03期

9 吴晖,张磊;一种新颖的可重组乘法器设计[J];微电子学与计算机;2004年09期

10 王田,陈健,付宇卓;一种高性能乘法器生成器的设计[J];计算机工程;2004年21期

相关会议论文 前2条

1 张科勋;李勇;郭海勇;;一种半定制与全定制相结合的SIMD乘法器设计[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集（A辑）[C];2011年

2 王宏燕;邢座程;邓让钰;;MB64-1浮点部件的设计[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集（A辑）[C];2011年

相关重要报纸文章 前1条

1 陕西 木子;流水线技术在Booth乘法器中的应用[N];电子报;2007年

相关博士学位论文 前6条

1 张戈;高性能通用处理器核的低功耗技术研究[D];中国科学院研究生院（计算技术研究所）;2006年

2 陈继承;局部同质的异质DSP处理器设计研究[D];浙江大学;2005年

3 李振涛;高性能DSP关键电路及EDA技术研究[D];国防科学技术大学;2007年

4 黎铁军;嵌入式流媒体处理器体系结构技术研究[D];国防科学技术大学;2005年

5 陈建文;基于余数系统的FIR滤波器的研究[D];华南理工大学;2010年

6 王侃文;领域专用可重构计算结构研究[D];复旦大学;2011年

相关硕士学位论文 前10条

1 林钰凯;高性能并行乘法器关键技术研究[D];西安电子科技大学;2010年

2 田宇;定点运算部件的算法结构研究与优化设计[D];西安电子科技大学;2009年

3 谷理想;一种高性能乘法器的设计与研究[D];江南大学;2009年

4 赵忠民;64位高性能嵌入式CPU中乘法器单元的设计与实现[D];同济大学;2007年

5 董兰飞;高性能64位并行整数乘法器全定制设计与实现[D];国防科学技术大学;2006年

6 朱国勇;可重组整数单元的研究与设计[D];华北电力大学（北京）;2008年

7 李楠;快速乘法器的设计[D];哈尔滨工业大学;2007年

8 黎渊;高性能浮点乘、加部件的研究与实现[D];国防科学技术大学;2008年

9 曾宪恺;高性能并行乘法器半定制设计方法研究[D];浙江大学;2012年

10 李彦正;在微控制器（MCU）中的高效乘法累加器的设计[D];上海交通大学;2008年

，

本文编号：2528926