基于PXIe总线的高速存储阵列设计与实现

发布时间：2019-08-29 11:36

【摘要】：在无线电监测领域,检测和捕获瞬态信号是工作中的重点和难点,因而高带宽、大容量的实时存储器就扮演着非常重要的角色。本文设计中以实验室频谱仪中频数据存储为技术指标,存储介质采用NAND Flash,控制单元采用FPGA来实现。为了保证存储的带宽和容量需求,本文设计了一个4*4的存储阵列。为了方便存储数据可以回放到上层软件中进行分析,设计中采用了PXIe高速总线接口。本文主要研究了在FPGA中PXIe总线的高速数据传输协议的实现以及NAND Flash阵列控制器的设计与实现。在PXIe总线协议的实现过程中,详细介绍了PXIe协议中的PIO配置,DMA传输方式以及中断控制等模块功能的设计与实现;在NAND Flash阵列控制器的实现过程中,详细介绍了NAND Flash接口控制器和坏块管理模块以及ECC模块的设计与实现。本文通过对NAND Flash坏块产生原因进行了总结,采用了位检索坏块的存储方案来提高坏块映射表的存储速度;采用了滑动窗口的坏块查找方案来提高坏块查找速度;采用了滞后回写方案来改善突发坏块对读写速率的影响;采用了Hamming码中嵌入BCH码的方案来解决MLC型NAND Flash在使用过程中出现多位翻转的问题。为了验证基于PXIe总线的存储阵列的性能,文中做了两个实验,首先对各个模块进行了单独测试,测试结果表明:1.上层通过PXIe总线对存储器进行DMA读操作的速率可达12.5Gb/s,而且中断触发响应及时;2.NAND Flash阵列控制器工作在流水线方式时,测得NAND Flash的传输速率可达7.5Gb/s,各个模块的测试结果均满足设计需求。然后对整个存储器进行系统测试,系统采样时钟为204.8MHz,采样后数据位宽为32位,将数据写入到NAND Flash存储板后再读出到上位机软件进行分析,得出测试数据特征与下发数据特征相同,数据经比对后完全一致,说明本文设计达到预期要求。
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2017
【分类号】：TP333

【参考文献】